实时时钟电路设计

实时时钟电路设计

ID:25166298

大小:50.50 KB

页数:5页

时间:2018-11-18

实时时钟电路设计_第1页
实时时钟电路设计_第2页
实时时钟电路设计_第3页
实时时钟电路设计_第4页
实时时钟电路设计_第5页
资源描述:

《实时时钟电路设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实时时钟电路设计.freeliconductor提供的多种类型的RTC芯片,用户在设计中可方便地针对具体应用来选择相应的芯片。文中讨论了一些与实时时钟晶振选择以及电路设计相关的问题。关键词:实时时钟RTC晶振1RTC结构特欢迎来到论文参考中心,在您阅读前,与您分享:路是脚踏出来的,历史是人写出来的。人的每一步行动都在书写自己的历史。——吉鸿昌实时时钟电路设计摘要:实时时钟(RTC)作为系统同步或时间标志已被广泛应用于各种电子产品,利用DallasSemiconductor提供的多种类型的RTC芯片,

2、用户在设计中可方便地针对具体应用来选择相应的芯片。文中讨论了一些与实时时钟晶振选择以及电路设计相关的问题。关键词:实时时钟RTC晶振1RTC结构特点实时时钟的基本功能是保持跟踪时间和日期等信息,但许多RTC还提供有多种附加功能,如:看门狗定时器、系统复位、非易失存储器(NVRAM)、序列号、方波输出、涓流充电等。因此,在进行电路设计时,选择RTC芯片出了需要考虑其时间和日期跟踪功能外,通常还需要针对具体应用来对RTC的功能、成本、尺寸等要求进行综合考虑。1.1接口方式从接口要求入手选择RTC可以大大

3、缩小芯片的选择范围。RTC芯片提供有多种接口方式,.freel实时时钟还将时钟数据隐含在备用电池支持的RAM内,以便利用64位软件协议来访问时钟数据。一般情况下,串行接口时钟芯片都具有外形尺寸较小、成本低廉等优势,但这类芯片的通信速率一般较低,因而比较适合便携式产品。这类芯片通常包括1-模块利用时钟来控制IC和SRAM,出厂时,振荡器处于禁止状态、SRAM与电池断开,只有模块在主电源供电并第一次与时钟电路断开时,电池才与SRAM接通。这一功能常被称作电池保鲜。DallasSemiconductor的

4、绝大多数RTC都提供有一个电池输入引脚和一个内部反向充电保护电路。由于Li+电池的额定温度是-40℃~+85℃,因此,使用时应确保环境温度不要超出+85℃。1.3时钟格式在电路设计中使用的时钟格式主要有三种:BCD码、二进制码、未格式化的二进制计数值。其中BCD码比较通用,因为它的时间和日期可以直接显示,且不需要进行数据转换,每8位寄存器表示一个二位数,对于某些特殊的时间和日期,由于不占用全部8位数据,因此,不用位可以充当一些特殊功能(如用作读/写位),也可以在硬件读取时时终保持固定状态(1或0)。

5、二进制码格式与BCD码一样具有独立的秒、分钟、小时、星期、日、月、年寄存器,在一些提供BCD码格式的RTC中,常常也提供可选择的二进制码格式。时间和日期寄存器每秒钟更新一次,日期循环与月、年有关。星期寄存器与其它寄存器的变化关系不大,在子夜更新数据,数据从7至1循环变化,程序中可以用1表示任何一个特定的星期数,只要在整个程序中指定数值保持一致即可。在12小时制与24小时制或BCD码与二进制码之间进行转换时,时间、日期、闹钟寄存器需要重新进行初始化。二进制计数码用一个多字节(一般为32位)寄存器来存储

6、时间信息,时间信息用一个秒计数值表示,并可通过软件将秒计数值转换为合理的时间和日期。另外,在选择RTC时,还需要考虑千年(Y2K)兼容性问题,Y2K兼容的RTC包含有世纪信息(提供世纪数值或世纪位),并可正确地计算润年,DallasSemiconductor提供的RTC均兼容于Y2K,而且不存在日期敏感的逻辑。2设计考虑2.1晶振与精度晶体振荡器在固定频率振荡器中能够提供较高的精度,绝大多数RTC采用32.768kHz的晶体,晶体振荡器输出经过分频后会产生1Hz的基准来刷新时间和日期。RTC的精度主

7、要取决于晶振的精度,温度变化时,音叉晶振所具有的抛物线型的频率响应特性曲线如图1所示,23ppm的温漂大约每月产生1分钟的时钟误差。晶振一般在特定的电容负载下,其调谐振荡在正确的频点,而当晶振调谐于12.5pF负载的RTC电路中时,使用6pF负载的晶振将会使时钟变快。DallasSemiconductor提供的所有RTC均采用内部偏置网络,因而晶振可直接连接到RTC的X1、X2引脚,而不需要额外的元件。由于RTC的晶振输入电路具有很高的输入阻抗(大约109Ω),因此,它与晶振的连线犹如一个天线,很容

8、易耦合系统其余电路的高频干扰。而干扰信号被耦合到晶振引脚将导致时钟数的增加或减少。考虑到线路板上大多数信号的频率高于32.768kHz,所以,通常会产生额外的时钟脉冲计数。因此,晶振应尽可能靠近X1、X2引脚安装,同时晶振、X1/X2引脚的下方最好布成地平面。图2是一个推荐的晶振布线图,其数字信号引脚需远离晶振和振荡器引脚,对于那些会产生明显的射频辐射的元件,设计时应加以屏蔽,并使其远离晶振,特点是低功耗晶振,它对邻近的射频干扰非常敏感,往往会导致时钟加快。另外,由于

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。