基于upsd323x的epp增强并口的接口技术

《基于upsd323x的epp增强并口的接口技术》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于uPSD323X的EPP增强并口的接口技术

2、第1内容加载中...摘要：系统介绍EPP增强并口接口协议，简要介绍ST公司uPSD323X系列器件的特点及其开发环境PSDsoftEXPRESS；从硬件电路和软件编程两个方面，详细介绍使用uPSD323X系列器件实现EPP增强并口接口的设计方法。关键词：EPP增强并口uPSD323XPSDsoftEXPRESS引言在IBM公司推出PC机时，并行端口已经是PC机的一部分。并口设计之初，是为能代替速度较慢的串行端口驱动当时的高性能点阵式打印机。并口可以同时传输8位数据，而串口只能一位一位地传输，传输速度慢。

3、随着技术的进步和对传输速度要求的提高，最初的标准并行端口即SPP模式的并行端口的速度已不能满足要求。1994年3月，IEEE1284委员会颁布了IEEE1284标准.IEEE1284标准提供的在主机和外设之间的并口传输速度，相对于最初的并行端口快了50～100倍。IEEE1284标准定义了5种数据传输模式，分别是兼容模式、半字节模式、字节模式、EPP模式和ECP模式。其中EPP模式、ECP模式为双向传输模式。EPP模式比ECP模式更简洁、灵活、可靠，在工业界得到了更多的实际应用。本文介绍的一种基于uPSD323X的EPP增强并口的设计核心是，使用uP

4、SD323X内部的CPLD实现EPP接口。1EPP接口协议介绍EPP(EnhancedParallelPort,增强并行端口)协议最初是由Intel、Xirocm、Zenith三家公司联合提出的，于1994年在IEEE1284标准中发布。EPP协议有两个标准：EPP1.7和EPP1.9。EPP接口控制信号由硬件自动产品，整个数据传输可以在一个ISAI/O周期完成，通信速率能达到500KB/s～2MB/s。EPP引脚定义如表1所列。表1EPP接口引脚定义对应并口引脚EPP信号方向说明1nCU、地址锁存器、Flash、SRAM、PLD等集成在一个芯片内。

5、其主要特点如下：具有在线编程能力和超强的保密功能；2片Flash保存器，1片是128K或者256K的主Flash存储器，另一片是32K的从Flash存储器；片内8K的SDRAM；可编程的地址解码电路（DPLD），使存储器地址可以映射到8032寻址范围内的任何空间；带有16位宏单元的3000门可编程逻辑电路（CPLD），可以实现EPP接口等及一些不太复杂的接口和控制功能；2个异步串口、I2C接口、USB接口、5通道脉冲宽度调节器、50个I/O引脚等。由于uPSD323X采用的是8032内核，因此可以完全得到KeilC51编程器的PSDsoftEXPRE

6、SS是ST公司针对PSD系列产品（包括uPSD）开发的基于ableGatesArray,现场可编程门阵列）和CPLD（plexProgrammableLogicDevice,复杂可编程逻辑器件），可以实现EPP增强并口的接口设计，这种实现方案可以达到并口中的速度极限，并且保密性好。ST公司的uPSD323X内部集成了可编程逻辑电路（CPLD），因此使用uPSD323X可以很好地实现EPP增强并口的接口设计。EPP接口（EPP1.7）外设硬件接口原理如图3所示。在本设计中，uPSD323X通过中断的方式接收PC机并口的数据，并且当外设准备好数据上传到P

7、C机时，PC机采用的也是中断方式接收外设的数据。在上述硬件电路的基于上实现EPP并口通信还需做两部分的工作：一部分工作是在PSDsoftEXPRESS工具中完成对CPLD的数据的锁存；另一部分工作是在KEILC51环境下编写中断服务程序，实现EPP数据的读取和发送。图33．2对CPLD的编程及其实现数据锁存的过程在PSDsoftEXPRESS工具中，将PA端口（EPPD0～EPPD7）配置成带有时钟上升沿触发的寄存器类型（PTclockedregister）的输入宏，PB0（np;nDstrb;EPPD0.LD=EPPD3_LD_0.FB;!EPPD

8、3_LD_0=nAstrbnDstrb;EPPD1.LD=EPPD3_LD_0.FB;!np;nDstrb;EPPD2.LD=EPPD3_LD_0.FB;EPPD3.LD=EPPD3_LD_0.FB;EPPD4.LD=FPPD7_LD_0.FB;EPPD5.LD=EPPD7_LD_0.FB;EPPD6.LD=EPPD7_LD_0.FB;EPPD7.LD=EPPD7_LD_0.FB;PORTBEQUATIONS:=======================nWait.D:=1;nWait.PR=0;nWait.C=nWait_C_0.FB;nWait

9、.OE=1;nDstrb.LE=1;nAstrb.LE=1;EPP数据的锁存过程如下：以计算机向外设传输数据