资源描述：
《基于fpga的简易逻辑分析仪的设计与仿真完整毕业设计论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、苏州大学本科生毕业设计（论文）目录摘要1Abstract2前言3第一章概述41.1选题背景41.2FPGA简介4第二章设计方案62.1设计任务和要求62.2总体设计方案6第三章系统子模块实现与仿真分析93.1数字信号发生器实现与仿真93.1.1数字信号发生器的软件流程图和组成框图93.1.2带异步置位/复位的通用八位寄存器103.1.3任意分频器113.1.4循环移位寄存器123.1.5数字信号发生器仿真133.2触发电路实现与仿真143.3存储器REGN的实现与仿真153.4640分频器FREQ的实现与仿真163.5存储器RAM的实
2、现与仿真17第四章系统顶层的实现与仿真204.1系统顶层原理图204.2系统顶层仿真图20结论22参考文献23致谢24附录25苏州大学本科生毕业设计（论文）摘要逻辑分析仪是一种类似于示波器，用来分析测量数字系统的逻辑波形和逻辑关系的仪器设备。在每个时钟到来，并且与预置的触发字逻辑状态相同时，将触发之后的数据进行储存、处理并输出显示到屏幕上。本文采用FPGA开发器件设计一个8通道的简易逻辑分析仪，实现对输入的8路逻辑信号进行数据判断、数据存储、采集和处理，然后输出显示的功能。其功能参数分别是采样率为100KHz，每通道存储深度为32bi
3、t。本次设计使用FPGA（现场可编程逻辑门阵列）芯片和VHDL硬件描述语言作为主要设计方法实现8路简易逻辑分析仪。本系统根据逻辑分析仪所要实现的各项功能分别编程设计了对应的功能模块，分别是触发模块，数据缓存模块，分频模块以及存储器模块，并分别进行了仿真验证，在此基础上，完成了系统电路的设计与仿真。仿真结果表明，本次设计各模块都达到了所需要求，实现了各自的功能。系统总体方案也得到了较理想的结果，本次设计方案是可行的，达到了设计要求。关键词：逻辑分析仪，数据采集，FPGA，VHDL32苏州大学本科生毕业设计（论文）AbstractLogi
4、canalyzerisakindofequipmentwhichissimilartotheoscilloscope,usedtoanalyzethelogicwaveformsandthelogicalrelationofthedigitalmeasurementsystem,wheneveryclockcomeon,andpresettriggerwordlogicisthesameasthestate,willtriggerafterthedataarestored,processingandoutputdisplaytothe
5、screen.FPGAisappliedinthispapertodesignaneightchannelofsimplelogicanalyzerandrealizethefunctionofimplementinginput8-channellogicsignaldatajudging,datastorage,datacollectingandprocessing,thentheoutputdisplay.Theparametersoffunctionare100KHzsamplingrateandeachchannelstora
6、gedepthis32bit.ThisdesignusingFPGA(fieldprogrammablegatearray)chipandVHDLhardwaredescriptionlanguageasthemaindesignmethodtoachieve8simplelogicanalyzer.Thesystemaccordingtothelogicanalyzertoachievethevariousfunctionsrespectivelyprogrammingtodesignthecorrespondingfunction
7、almodules,respectivelyistriggermodule,databuffermodule,frequencymoduleandamemorymodulearecarriedoutrespectively,andthesimulationandverification,onthisbasis,completedthedesignandSimulationofthecircuitsystem.Thesimulationresultsshowthatthedesignofthemodulehasreachedthedes
8、iredrequirements,achievetheirrespectivefunctions.Theoverallschemeofthesystemcangettheidealresult,thisdesignsch
