微机原理及接口技术

《微机原理及接口技术》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

现代远程教育《微机原理及接口技术》课程学习指导书作者：钱晓捷2008年11月 “微机原理及接口技术”课程学习指导书“微机原理及接口技术”是计算机科学与技术专业的专业基础课、必修课，是一门软硬件相互结合的重要课程。本课程以IA-32处理器和32位汇编语言为主体介绍32位个人微机系统的基本工作原理，要求学生学习处理器的指令集结构、常用指令和汇编语言编程，通过微机总线技术，理解处理器与半导体存贮器的连接、常用I/O接口的连接方法，以及外设进行数据传送的方法；本着硬件与软件相结合的原则，讲授常用微机接口应用技术；并对各种提高处理器性能的最新技术有所了解。第1章微型计算机系统概述（一）本章学习目标本章通过微处理器发展尤其是Intel80x86系列处理器发展引出各种基本概念，从冯·诺依曼计算机结构引出微型计算机硬件组成，以16位和32位PC机为例全面理解微型机层次结构，通过熟悉Windows控制台环境了解微型机软件系统。（二）本章学习重点和考试要求了解处理器（CPU）、通用处理器和专用处理器（微控制器和数字信号处理器）的含义，熟悉字长、时钟频率、集成度和摩尔定律的含义。了解x86结构系列处理器的发展，尤其是熟悉8086、Pentium处理器的特点，理解处理器引脚、IA-32结构、Cache、复杂指令集计算机、精简指令集计算机、指令流水线、超标量技术、多媒体指令、Intel64结构、动态执行技术、多核技术的概念。掌握冯·诺伊曼计算机的基本思想，掌握组成部件（5大部件、3个子系统）、二进制编码（以及字节、字、双字和4字的二进制位数）、存储程序控制（以及字节可寻址存储单元、存储器地址、读写操作的含义）、取指－译码－执行周期的含义。了解微型计算机组成结构，熟悉IBMPC/AT机和32位PC机主机结构，掌握总线、地址总线、数据总线和控制总线的含义。理解计算机层次结构及其特点，掌握汇编语言的特点、软硬件等价性原理、软件兼容（系列机、兼容机）的思想。（三）本章学习指导本章学习课时：8本章内容属于概述性质，需要大家了解基本概念。这些概念在后续章节将逐渐展开，那时才让大家熟悉直至掌握。（四）本章练习题说明：如下练习题均来自本课程配套教材，这里仅给出题号，请对照教材练习。1.1简答题（1、2、8、9、10）1.2判断题（1、3、5、7、10）1.3填空题（2、3、4、5、6）1.51.71.81.101.14第2章处理器结构（一）本章学习目标 本章以8位CPU、16位8086、32位80386和Pentium为例展开处理器功能结构，重点学习IA-32处理器通用指令执行环境中的通用整数寄存器、存储器组织和数据寻址方式，并熟悉汇编语言的语句格式、程序框架和开发方法。（二）本章学习重点和考试要求了解处理器的基本结构，理解可编程、通用、专用寄存器的概念。了解8086、80386和Pentium处理器的结构，理解指令队列、指令预取的概念。掌握IA-32常用寄存器的名称和作用。理解标志的作用，掌握状态标志CF、OF、ZF、SF、PF的意义和判断。熟悉指令指针EIP和段寄存器的作用。理解IA-32的存储器模型和工作方式，掌握基本段、逻辑地址和物理地址的概念，掌握逻辑地址转换为物理地址的方法。掌握汇编语言的两种语句格式和正确书写（标号与名字、分隔符），熟悉汇编语言的源程序格式，理解段的简化定义、程序开始执行、执行结束、结束汇编、子程序库的意义。熟悉汇编语言程序的开发过程，掌握其开发方法，理解汇编、连接、列表文件的作用。掌握立即数、寄存器、存储器的数据寻址概念，区别直接寻址、寄存器间接寻址、寄存器相对寻址、变址寻址、带比例寻址，并掌握它们的书写形式。（三）本章学习指导本章学习课时：8对汇编语言部分的掌握，需要有上机编程的实践环节。学生应按照上机任务部分（参见本指导书后面）的要求完成基本的上机编程要求，同时争取多进行编程实践；因为只有通过实际编程才能发现程序设计中的许多问题。请你不要直接拷贝源程序代码，在你将一条一条语句的录入编辑过程中，就是书写正确语句、加深语句理解的绝好机会。寻址方式学习思路操作数可以存在什么地方？操作数存在于指令代码中、处理器内部寄存器中、主存中存储器寻址时，段地址在默认的或段超越前缀指令指定的段寄存器中有多种获得偏移地址的方法，分成多种寻址方式有效地址直接给出，存在寄存器中，两部分的和（寄存器和位移量），两部分的和（基址寄存器和变址寄存器）、三部分的和（基址寄存器、变址寄存器和位移量）区别各种寻址方式时，注意各自的特点汇编语句中的其他形式，需要理解相应操作符才能做出正确判断（四）本章练习题说明：如下练习题均来自本课程配套教材，这里仅给出题号，请对照教材练习。2.1简答题（2、5、6、7、9）2.2判断题（3、5、6、7、9）2.3填空题（1、3、4、5、7）2.62.82.92.122.132.16第3章数据处理（一）本章学习目标本章以数据在计算机中的表示介绍数制、数值编码和字符编码、以数据在汇编语言中的表达熟悉常量定义、变量应用以及常用伪指令，以数据在处理器中的处理展开IA-32处理器数据传送和算术逻辑运算等基本指令，并通过示例程序掌握指令功能和编程应用。（二）本章学习重点和考试要求掌握二进制、十六进制及其与十进制相互转换。理解定点整数及无符号数、有符号数（补码）的概念和表达，掌握求补运算。熟悉BCD（压缩BCD和非压缩BCD）、ASCII码及其编码规律。 掌握汇编语言各种常量表达方法，理解字符、字符串的实质。掌握变量定义（BYTE、WORD、DWORD和QWORD）的方法（包括?和DUP操作符），理解字节、字、双字和4字类型，以及变量存储形式（包括多字节数据的小端、大端存储方式），熟悉变量的地址和类型属性，掌握常用地址（[]、$、OFFSET）和类型操作符（PTR、LENGTHOF、SIZEOF）的使用。掌握基本指令的功能及其应用：MOV，XCHG，PUSH，POP，加法指令，减法指令，逻辑运算指令，移位指令。熟悉常见指令的功能：XLAT，LEA，MUL，IMUL，DIV，IDIV，MOVZX，MOVSX。理解常见语法错误、空操作指令NOP、堆栈操作、加减和逻辑运算指令对状态标志的影响、零位扩展和符号扩展的意义。（三）本章学习指导本章学习课时：14本章是汇编语言部分的重点，因为常量表达、变量表达、处理器指令构成了汇编语言的基本语句。虽然指令很多，但注意重点掌握基本指令。这些指令是处理器指令系统的核心指令，也是后续章节主要使用的指令。指令的学习过程中，大家应该如下4个方面：①指令的功能——该指令能够实现何种操作。通常指令助记符就是指令功能的英文单词或其缩写形式。②指令支持的寻址方式——该指令中的操作数可以采用何种寻址方式。③指令对标志的影响——该指令执行后是否对各个标志位有影响，以及如何影响。④其他方面——该指令其他需要特别注意的地方，如指令执行时的约定设置、必须预置的参数、隐含使用的寄存器等。（四）本章练习题说明：如下练习题均来自本课程配套教材，这里仅给出题号，请对照教材练习。3.1简答题（1、2、3、8、9）3.2判断题（2、4、6、8、9）3.3填空题（2、3、5、6、8）3.73.103.123.143.153.203.233.30第4章汇编语言程序设计（一）本章学习目标本章以程序结构为主线，先掌握基本的控制转移指令，然后引出分支程序结构、循环程序结构和子程序结构，同时结合数码转换、字符串处理、键盘输入和显示输出等大量示例程序，掌握汇编语言程序设计方法。（二）本章学习重点和考试要求理解目标地址的转移范围（短转移SHORT、段内近转移NEAR和段间远转移FAR）和寻址方式（相对寻址、直接寻址、间接寻址），掌握无条件转移指令JMP。掌握条件转移指令Jcc的功能和正确应用，理解条件和状态标志的关系，明确无符号和有符号数据大小的比较问题。理解汇编语言的单分支、双分支结构，掌握其编程。掌握循环指令LOOP、JECXZ的功能和应用，理解计数控制循环和条件控制循环结构，掌握其编程。掌握子程序指令CALL、RET的功能和应用，理解利用堆栈实现返回的方法，掌握过程调用伪指令PROC/ENDP及子程序编程。熟悉子程序设计过程中，寄存器保护、堆栈平衡、参数传递等常见问题，掌握寄存器传递参数的编程，熟悉共享变量和堆栈传递参数的方法。了解子程序模块（PUBLIC、PRIVATE）、子程序库、库文件包含（INCLUDELIB ）、宏汇编（MACRO/ENDM）、源文件包含（INCLUDE）的作用。熟悉常见编程问题：数组运算，大小写转换，奇偶校验；字符或数据个数统计，求最小值、最大值；二进制、十六进制数据相互转换，二进制、十六进制数据的键盘输入和显示输出（利用字符串输入和显示功能编程实现）。（三）本章学习指导本章学习课时：12提醒大家注意通过阅读、记忆常见编程问题的汇编语言程序片断，复习前一章的核心内容，并掌握汇编语言的程序设计。利用汇编语言进行程序设计的方法，与采用高级语言类似，如下是程序设计的一般步骤：①分析题意，确定算法；②根据算法，画出程序流程图；③参照流程图，编写源程序；④编辑源程序文件，汇编连接生成可执行程序；⑤运行程序。（四）本章练习题说明：如下练习题均来自本课程配套教材，这里仅给出题号，请对照教材练习。4.1简答题（1、2、3、4、7）4.2判断题（2、3、4、6、8）4.3填空题（2、3、5、7、9）4.64.84.114.124.134.224.254.29第5章微机总线（一）本章学习目标本章展开微型机总线结构，介绍总线类型、数据传输、信号时序等总线基本技术，以16位8086和32位Pentium为例学习处理器引脚信号和操作时序，以16位ISA、32位PCI和USB总线为例，学习系统总线和外设总线。（二）本章学习重点和考试要求理解单向和双向总线、并行和串行总线、芯片总线、内总线（系统总线）、外总线的概念。理解总线特点，以及总线操作、总线仲裁、同步方式、传输类型、总线性能概念。掌握总线带宽的计算方法。从信号功能、信号流向、有效方式、三态能力等方面，掌握8086的地址数据引脚和读写控制引脚，了解中断请求和响应、总线请求和响应、复位信号的作用，理解信号的分时复用、4种基本总线操作。掌握指令周期、总线周期、时钟周期、T状态的概念。熟悉8086的写总线周期和读总线周期时序，掌握各个T状态的操作特点，理解就绪引脚和等待状态的作用。熟悉Pentium处理器的数据、地址和读写控制信号以及基本总线周期和猝发读总线周期。了解PC机总线发展，ISA总线、PCI总线和USB总线的特点。（三）本章学习指导本章学习课时：8本章概念较多，应在理解的基础上逐渐熟悉和掌握。（四）本章练习题说明：如下练习题均来自本课程配套教材，这里仅给出题号，请对照教材练习。5.1简答题（1、3、4、5、7）5.2判断题（2、3、4、6、7）5.3填空题（2、3、4、5、10） 5.45.55.65.85.105.11第6章存储系统（一）本章学习目标本章以存储层次结构中的主存储器为主体，学习各种半导体存储器的类型、特点、地址译码，介绍Cache的工作原理、存储管理的分段和分页机制。（二）本章学习重点和考试要求理解存储系统的层次结构，掌握存储容量、存取速度和局部性原理。熟悉读写存储器芯片的主要类型和各自特点，掌握SRAM的存储结构和引脚，理解DRAM的引脚特点和刷新方法。熟悉只读存储器芯片的主要类型和各自特点。理解地址译码、门电路译码和138译码器，掌握地址译码和地址范围之间的关系，熟悉全译码和部分译码的特点。了解8086和Pentium存储结构，掌握地址对齐的概念和作用。（三）本章学习指导本章学习课时：8（四）本章练习题说明：如下练习题均来自本课程配套教材，这里仅给出题号，请对照教材练习。6.1简答题（1、2、6、7、8）6.2判断题（1、2、5、6、8）6.3填空题（3、4、5、6、7）6.56.66.86.9第7章输入输出接口（一）本章学习目标本章在熟悉I/O接口的特点、编址和指令基础上，结合I/O接口电路展开微型机与外设进行无条件传送、查询传送、中断传送和DMA传送的原理，并详细介绍了处理器的中断机制和编程方法。（二）本章学习重点和考试要求从内部结构的3类寄存器、外部特性的两侧信号、基本功能的数据缓冲和信号变换、可编程性方面，理解I/O接口典型结构特点。掌握I/O端口的两种编址方式及特点。掌握IA-32处理器的输入输出指令功能及应用，理解I/O保护（I/O敏感指令）的意义。理解DOS平台的汇编语言编程特点。熟悉无条件传送方式，掌握开关输入、LED输出的电路和编程，理解I/O地址的读写特点。掌握查询传送方式的特点和编程。熟悉中断传送的工作过程，理解中断类型、中断请求和响应、关中断和开中断、断点保护、现场保护和恢复、中断服务、中断源识别（中断向量、查询识别）、中断优先权排队、中断嵌套等概念。熟悉IA-32处理器主要中断类型（除法错异常、溢出异常、非屏蔽中断、可屏蔽中断及其响应控制），理解IA-32处理器的中断响应过程、中断向量表（中断描述符表）的作用和结构。理解DMA传送方式的特点和过程。（三）本章学习指导本章学习课时：12 本章和下一章是本课程的有一个重点章节，引出输入输出接口的诸多原理。由于概念较多，再次提醒大家应在理解的基础上逐渐熟悉和掌握。（四）本章练习题说明：如下练习题均来自本课程配套教材，这里仅给出题号，请对照教材练习。7.1简答题（1、2、3、8、10）7.2判断题（4、5、6、7、8）7.3填空题（2、3、6、7、9）7.77.87.97.127.147.18第8章常用接口技术（一）本章学习目标本章综合已学知识、以应用为目的，熟悉定时控制、并行接口的基本原理，掌握扬声器控制、打印机连接、键盘输入、数码管显示的常用接口技术。（二）本章学习重点和考试要求掌握8253内部结构特点和引脚功能，掌握8253的6种工作方式、编程和应用。熟悉8255的结构特点和引脚功能，掌握8255的方式0和方式1，理解其异步传输时序，掌握8255的编程及应用（写入方式控制字、读写数据端口、读写端口C，与打印机接口）。熟悉简易键盘的矩阵结构，了解其扫描和抖动问题。熟悉LED数码管的显示原理。（三）本章学习指导本章学习课时：10本章是接口技术的应用，综合使用了前一章和汇编语言程序设计的知识。（四）本章练习题说明：如下练习题均来自本课程配套教材，这里仅给出题号，请对照教材练习。8.1简答题（2、3、4）8.2判断题（2、3、5）8.3填空题（1、2、5）8.68.108.118.12 “微机原理及接口技术”上机任务“微机原理及接口技术”是一门实践性很强的课程。实践内容主要包含两方面：汇编语言程序设计的软件上机和I/O接口应用的硬件实验。本上机任务以普通32位PC机为唯一硬件条件，以汇编语言贯穿始终，即使是有关I/O接口也安排有通过PC机编程实验的实践内容。教材从构建开发环境开始就可以安排上机实践的任务，随着课堂教学的展开，逐渐进行开发环境的熟悉、MASM开发方法的练习、开发过程的熟练掌握、库文件开发以及小型项目的组织，并随着微机接口软件编程或硬件实验进行应用，直到最后结束。上机任务所述的习题和例题均来自本课程配套教材，习题例题的详细内容请参看教材。上机任务1数据寻址①熟悉进入和退出32位控制台和16位DOS环境的方法。②创建MASM目录、复制开发软件，生成进入开发环境的快捷方式。③熟悉汇编语言的开发过程，实现教材例题2-1程序。④掌握数据寻址方式，上机实现教材中的例题2-2程序。上机任务2数据表达熟悉汇编语言中的数据表达、变量定义和属性，验证教材例题3-1、例题3-3、例题3-5程序，实现习题3.14程序。上机任务3数据处理①掌握常用传送和运算指令，验证例题3-9和例题3-12程序。②首先判断习题3.20每条指令执行后EAX的数值和相关标志状态，写出结果。然后将其编辑成为一个完整的汇编语言源程序，汇编连接、生成可执行文件。可以利用本书配套的I/O子程序库，在每条指令之后，调用其中的DISPRF（先调用）和DISPHD，显示6个状态标志位和EAX内容，并核对事先判断的结果。上机任务4位操作①掌握位操作类指令的应用，验证例题3-14程序，实现习题3.28程序。②理解串操作指令，验证例题3-16程序。上机任务5分支程序设计①掌握转移指令和分支程序结构。验证例题4-3程序，实现习题4.5程序。②验证例题4-7程序，实现习题4.11程序。上机任务6循环程序设计①掌握循环指令和循环程序结构。验证例题4-12程序，实现习题4.13程序。②验证例题4-10程序。实现如下程序：进行自然数相加（1＋2＋3＋……＋N）；如果（无符号整数的）累加和用一个32位寄存器存储，求出有效累加和的最大值及N的界限。上机任务7子程序设计①掌握子程序指令和子程序结构。验证例题4-15程序，实现习题4.29程序。②熟悉子程序的参数传递和子程序库方法。验证例题4-18程序，然后分别使用子程序模块、子程序库和子程序库包含方法生成最终可执行文件。上机任务8DOS应用程序掌握16位DOS应用程序的编写。验证例题7-1和例题7-2程序，实现习题7.22程序。 上机任务9中断服务程序熟悉IA-32处理器实地址方式的中断工作原理以及中断服务程序的编写，验证例题7-6程序。在例题7-6基础上，现要求每隔一次中断才显示信息，并显示出当前中断的次数。上机任务10简易乐器程序掌握定时器8253/8254的编程和应用。在MS-DOS环境验证例题8-1程序，并按照习题8.7要求编写一个简易乐器程序。 考试模拟题一、单项选择题（10分）1.微机系统中各个功能部件通过__________相互连接。A处理器B存储器C系统总线DI/O接口2.堆栈的操作原则是_____________。A循环B先进先出C后进后出D后进先出3.微机中每个存储单元具有一个地址，其中存放一个__________量。A比特（1位）B字节（8位）C字（16位）D双字（32位）4.MASM中，下列符号作为标识符中_____________是不合语法的。AWANGBMOVCF8DAB35.8253计数器引脚OUT的作用是__________。A指示计数过程结束B启动计数过程C控制计数过程D输入时钟信号二、对错判断题（10分）1.总线具有共用的特点，某一时刻可由多个总线主控设备来控制总线。（）2.读取SRAM某个存储单元的内容后，该存储单元的内容就为空。（）3.DRAM必须定时刷新，否则所存信息就会丢失。（）4.处理器并不直接连接外设，而是通过I/O接口电路与外设连接。（）5.DMA传送时，交换的数据要进入DMA控制器。（）三、填空题（10分）1.DMA的意思是___________，主要用于高速外设和主存间的数据传送。2.存储结构为8K×8位的EPROM芯片2764，共有__________个地址引脚。用它组成64KB的ROM存储区共需__________片芯片。3.IA-32处理器执行指令IN是将数据从___________传输到__________。四、问答题（30分）1.写出IA-32处理器8个32位通用寄存器的名称、8086处理器支持的8个16位通用寄存器名称、以及其中4个寄存器又可分成的8个8位通用寄存器的名称。2.说明标志ZF的含义，何时为0，何时为1？3.处理器有哪4种最基本的总线操作（周期）？处理器8086有3个基本读写引脚：M/IO*、WR*和RD*（其中*号表示低电平有效），说明它们在进行这4种基本总线操作时的高低电平状态。4.解释中断概念：中断识别、中断优先权、中断嵌套。5.简述高性能存储系统的层次结构及各层存储部件的特点。五、程序阅读题（20分）1.下段程序执行后，EAX＝______________，EBX＝______________moveax,1357ahaddeax,10hsubebx,ebx2.如下程序段将EAX和EBX中有符号数的较大值存放在DMAX变量中，请补充完整：cmpeax,ebx___________next _________________next:movdmax,eax六、程序设计题（20分）1.数据段保存有如下字符串：stringbyte'Donotgiveup!',0;以0结尾的字符串请在代码段，编写统计字符串中字符个数的程序片断（不包括结尾标志0）。2.设8253计数器0工作于方式0，只需用8位二进制计数，其计数值为50。假设该8253芯片计数器0～3以及控制字I/O地址依次为90H～93H。编写它的初始化程序段。 “微机原理及接口技术”练习题参考解答第1章微型计算机系统概述1.1简答题（1、2、8、9、10）①处理器每个单位时间可以处理的二进制数据位数称计算机字长。②总线信号分成三组，分别是数据总线、地址总线和控制总线。⑧MASM是微软开发的宏汇编程序。⑨指令的处理过程。处理器的“取指—译码—执行周期”是指处理器从主存储器读取指令（简称取指），翻译指令代码的功能（简称译码），然后执行指令所规定的操作（简称执行）的过程。⑩机器语言层，即指令集结构。1.2判断题（1、3、5、7、10）①错③对⑤对⑦错⑩错1.3填空题（2、3、4、5、6）②1MB，4GB③216，64KB④EXE，COM⑤InstructionSetArchitecture⑥目录1.5通用微处理器：适合较广的应用领域的微处理器，例如装在PC机、笔记本电脑、工作站、服务器上的微处理器。单片机：是指通常用于控制领域的微处理器芯片，其内部除CPU外还集成了计算机的其他一些主要部件，只需配上少量的外部电路和设备，就可以构成具体的应用系统。DSP芯片：称数字信号处理器，也是一种微控制器，其更适合处理高速的数字信号，内部集成有高速乘法器，能够进行快速乘法和加法运算。嵌入式系统：利用微控制器、数字信号处理器或通用微处理器，结合具体应用构成的控制系统。1.7助记符：人们采用便于记忆、并能描述指令功能的符号来表示机器指令操作码，该符号称为指令助记符。汇编语言：用助记符表示的指令以及使用它们编写程序的规则就形成汇编语言。汇编语言程序：用汇编语言书写的程序就是汇编语言程序，或称汇编语言源程序。汇编程序：汇编语言源程序要翻译成机器语言程序才可以由处理器执行。这个翻译的过程称为“汇编”，完成汇编工作的程序就是汇编程序（Assembler）。1.8路径：操作系统以目录形式管理磁盘上的文件，文件所在的分区和目录就是该文件的路径。绝对路径：从根目录到文件所在目录的完整路径称为“绝对路径”。是保证文件唯一性的标示方法。相对路径：从系统当前目录到文件所在目录的路径称为相对路径。 当前目录：用户当前所在的目录就是当前目录。指明的路径不正确，或者执行了另外一个同名的文件。1.10采用二进制形式表示数据和指令。指令由操作码和地址码组成。将程序和数据存放在存储器中，计算机在工作时从存储器取出指令加以执行，自动完成计算任务。这就是“存储程序”和“程序控制”（简称存储程序控制）的概念。指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令实现。计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成，并规定了5部分的基本功能。1.14高级语言与具体的计算机硬件无关，其表达方式接近于所描述的问题，易为人们接受和掌握，用高级语言编写程序要比低级语言容易得多，并大大简化了程序的编制和调试，使编程效率得到大幅度的提高。而汇编语言是为了便于理解与记忆，将机器指令用助记符代替而形成的一种语言。汇编语言的语句通常与机器指令对应，因此，汇编语言与具体的计算机有关，属于低级语言。它比机器语言直观，容易理解和记忆，用汇编语言编写的程序也比机器语言易阅读、易排错。机器语言的每一条机器指令都是二进制形式的指令代码，计算机硬件可以直接识别。高级语言程序通常也需要翻译成汇编语言程序，再进一步翻译成机器语言代码。第2章处理器结构2.1简答题（2、5、6、7、9）②取指是指从主存取出指令代码通过总线传输到处理器内部指令寄存器的过程。8086分成总线接口单元和指令执行单元，可以独立操作。在执行单元执行一条指令的同时，总线接口单元可以读取下一条指令，等到执行时不需要进行取指了，所以称为预取。⑤标志寄存器主要保存反映指令执行结果和控制指令执行形式的有关状态。⑥执行了一条加法指令后，发现ZF＝1，表明运算结果为0。⑦没有。⑨不会。2.2判断题（3、5、6、7、9）③对⑤错⑥对⑦对⑨对2.3填空题（1、3、4、5、7）①32，DX，DH③段地址，偏移地址，EIP，IP④00100110，0⑤73C00H，73800H⑦实地址，64KB2.6标志：用于反映指令执行结果或控制指令执行形式的一个或多个二进制数位。例如，有些指令执行后会影响有关标志位；有些指令的执行要利用相关标志。状态标志：用来记录程序运行结果的状态信息。控制标志：DF标志，控制字符串操作的地址方向。 系统标志：用于控制处理器执行指令的方式。状态标志在标志寄存器EFLAGS中的位置和含义如下：3111109876543210……OFSFZFAFPFCF2.8物理地址：在处理器地址总线上输出的地址称为物理地址。每个存储单元有一个唯一的物理地址。逻辑地址：在处理器内部、程序员编程时采用逻辑地址，采用“段地址：偏移地址“形式。某个存储单元可以有多个逻辑地址，即处于不同起点的逻辑段中，但其物理地址是唯一的。逻辑地址转换成物理地址：逻辑地址由处理器在输出之前转换为物理地址。将逻辑地址中的段地址左移二进制4位（对应16进制是一位，即乘以16），加上偏移地址就得到20位物理地址。①FFFFH:0＝FFFF0H②40H:17H＝00417H③2000H:4500H＝24500H④B821H:4567H＝BC777H2.9IA-32处理器有代码段、数据段、堆栈段三类基本段。代码段：存放程序的指令代码。程序的指令代码必须安排在代码段，否则将无法正常执行。数据段：存放当前运行程序所用的数据。程序中的数据默认是存放在数据段，也可以存放在其他逻辑段中。堆栈段：主存中堆栈所在的区域。程序使用的堆栈一定在堆栈段。2.12汇编语句有两种：执行性语句（处理器指令）、说明性语句（伪指令）。每个语句有：标号、指令助记符、操作数或参数、注释4个部分组成。2.13汇编语言程序的开发有4个步骤：编辑：用文本编辑器形成一个以ASM为扩展名的源程序文件。汇编：用汇编程序将ASM文件转换为OBJ模块文件。连接：用连接程序将一个或多个目标文件链接成一个EXE或COM可执行文件。调试：用调试程序排除错误，生成正确的可执行文件。2.16①立即数②直接③寄存器④寄存器间接⑤寄存器相对⑥寄存器相对⑦基址变址⑧相对基址变址 ⑨相对基址变址⑩带比例寻址第3章数据处理3.1简答题（1、2、3、8、9）①没有。使用二进制8位表达无符号整数，257没有对应的编码。②字符“'F'”的ASCII码就是数值46H，所以没有区别。③汇编程序在汇编过程中对数值表达式计算，得到一个确定的数值，故称数值表达式为常量。⑧大小写字母转换利用它们的ASCII码相差20H。⑨加减法不区别无符号数和有符号数，但根据运算结果分别设置标志寄存器的CF和OF标志，可利用CF和OF进行区别。3.2判断题（2、4、6、8、9）②对④错⑥对⑧错⑨对3.3填空题（2、3、5、6、8）②97，61，小写字母a③0DH（13），0AH（10）⑤DWORD，4，WORDPTRXYZ⑥3⑧0，0，03.7①00000000②01111111③10000001④110001113.10my1bbyte'PersonalComputer'my2bbyte20my3bbyte14hmy4bbyte00010100bmy5wword20dup(?)my6c=100my7cequ3.124142430A104546FF00040404FF00040404FF000404041000FBFF0000000000003.14includeio32.inc.datatablebyte'|0123456789ABCDEF',13,10byte'---+-------------------------------',13,10byte'20|',20h,20h,21h,20h,22h,20h,23h,20h,24h,20h,25h,20h,26h,20h,27h, 20h,28h,20h,29h,20h,2ah,20h,2bh,20h,2ch,20h,2dh,20h,2eh,20h,2fh,20h,13,10byte'30|',30h,20h,31h,20h,32h,20h,33h,20h,34h,20h,35h,20h,36h,20h,37h,20h,38h,20h,39h,20h,3ah,20h,3bh,20h,3ch,20h,3dh,20h,3eh,20h,3fh,20h,13,10byte'40|',40h,20h,41h,20h,42h,20h,43h,20h,44h,20h,45h,20h,46h,20h,47h,20h,48h,20h,49h,20h,4ah,20h,4bh,20h,4ch,20h,4dh,20h,4eh,20h,4fh,20h,13,10byte'50|',50h,20h,51h,20h,52h,20h,53h,20h,54h,20h,55h,20h,56h,20h,57h,20h,58h,20h,59h,20h,5ah,20h,5bh,20h,5ch,20h,5dh,20h,5eh,20h,5fh,20h,13,10byte'60|',60h,20h,61h,20h,62h,20h,63h,20h,64h,20h,65h,20h,66h,20h,67h,20h,68h,20h,69h,20h,6ah,20h,6bh,20h,6ch,20h,6dh,20h,6eh,20h,6fh,20h,13,10byte'70|',70h,20h,71h,20h,72h,20h,73h,20h,74h,20h,75h,20h,76h,20h,77h,20h,78h,20h,79h,20h,7ah,20h,7bh,20h,7ch,20h,7dh,20h,7eh,20h,7fh,20h,13,10byte0.codestart:moveax,offsettablecalldispmsgexit0endstart3.15小端方式采用“低对低、高对高”，即低字节数据存放在低地址存储单元、高字节数据存放在高地址存储单元。以字节为单位按地址从低到高的顺序，var变量的内容：78H、56H、34H、12H。;EAX＝12345678H;BX＝5678H;CX＝1234H;DL＝78H;DH＝12H3.20（1）;EAX＝80H;EAX＝83H，CF＝0，SF＝0;EAX＝103H，CF＝0，OF＝0;EAX＝106H，CF＝0，ZF＝0（2）;EAX＝100;EAX＝300，CF＝0（3）;EAX＝100;EAX＝44，CF＝1（包含256的进位含义：256＋44＝300）（4）;AL＝7FH;AL＝77H，CF＝0，SF＝0;AL＝F7H，CF＝1，OF＝1;AL＝F3H，CF＝0，ZF＝0 3.23（1）;ESI＝9CH;ESI＝80H;ESI＝FFH;ESI＝01H（2）;EAX＝1010B（可以有前导0，下同）;EAX＝0010B，CF＝1;EAX＝0100B，CF＝0;EAX＝0000B，CF＝0（3）;EAX＝1011B（可以有前导0，下同）;EAX＝101100B，CF＝0;EAX＝10110B，CF＝0;EAX＝10111B，CF＝0（4）;EAX＝0，CF＝0，OF＝0;ZF＝1，SF＝0，PF＝13.30显示结果：welldoneEBX寄存器相对寻址：moval,msg[ebx]movmsg[ebx],al第4章汇编语言程序设计4.1简答题（1、2、3、4、7）①当同一个程序被操作系统安排到不同的存储区域执行时，指令间的位移没有改变，目标地址采用相对寻址可方便操作系统的灵活调度。②数据通信时，数据的某一位用做传输数据的奇偶校验位，数据中包括校验位在内的“1”的个数恒为奇数，就是奇校验；恒为偶数，就是偶校验。③无符号数和有符号数的操作影响两组不同的标志状态位，故判断两个无符号数和有符号数的大小关系要利用不同的标志位组合，所以有对应的两组指令。④双分支结构中两个分支体之间的JMP指令，用于实现结束前一个分支回到共同的出口作用。⑦“传值”是传递参数的一个拷贝，被调用程序改变这个参数不影响调用程序；“传址”时，被调用程序可能修改通过地址引用的变量内容。4.2判断题（2、3、4、6、8）②错③错④错⑥对⑧错4.3填空题（2、3、5、7、9）②1256H，3280H③3721H，1⑤循环初始，循环控制 ⑦TESTENDP，ENDM⑨PUBLIC，EXTERN4.6CF＝1ZF＝0SF＝1OF＝0PF＝1可以使得条件成立、发生转移的指令有：JCJSJPJNZJNO4.8;数据段Rdatabyte57h;保存接收的数据errorbyte'Error!',0;代码段moval,Rdataandal,0ffh;标志PF反映“1”的个数jpdone;个数为偶数，正确继续moveax,offseterror;个数为奇数，显示出错calldispmsgdone:4.11;数据段inmsgbyte'Inputnumber(0~9):',0ermsgbyte0dh,0ah,'Error!Inputagain:',0;代码段moveax,offsetinmsg;提示输入数字calldispmsgagain:callreadc;等待按键cmpal,'0';数字<0？jberdispcmpal,'9';数字>9？jaerdispcalldispcrlfcalldispcjmpdoneerdisp:moveax,offsetermsgcalldispmsgjmpagaindone:4.12求这20个双字的和，保存在TOTAL变量，不关进心进位和溢出。4.13;数据段stringbyte'DoyouhavefunwithAssembly?',0;以0结尾的字符串spacedword?;代码段 movesi,offsetstringxorebx,ebx;EBX用于记录空格数again:moval,[esi]cmpal,0jzdonecmpal,20h;空格的ASCII码是20Hjnenext;不相等、不是空格，转移incebx;相等、是空格，空格个数加1next:incesijmpagain;继续循环done:movspace,ebx;保存结果4.22;代码段，主程序moveax,8F98FF00Hcalldispbd;调用子程序;代码段，子程序dispbdproc;32位二进制数的输出pushecxpushedxmovecx,32;要输出的字符个数dbd:roleax,1;AL循环左移一位pusheaxandal,01h;取AL最低位addal,30h;转化成相应的ASCLL码值calldispc;以二进制的形式显示popeaxloopdbdpopedxpopecxretdispbdendp4.25;计算字节校验和的通用过程;入口参数：DS:EBX＝数组的段地址:偏移地址，ECX=元素个数;出口参数：AL＝校验和;说明：除EAX/EBX/ECX外，不影响其他寄存器checksumprocxoral,al;累加器清0sum:addal,[ebx];求和incebx;指向下一个字节loopsumretchecksumendp 4.29includeio32.inc.datavarbyte'Thisisatest!'.codestart:;主程序moveax,offsetvarmovecx,sizeofvarcalldispmemexit0;子程序dispmemprocpushebxmovebx,eaxdispm1:moval,[ebx]calldisphbmoval,''calldispcincebxloopdispm1popebxretdispmemendpendstart第5章微机总线5.1简答题（1、3、4、5、7）①数据总线承担着处理器与存储器、外设之间的数据交换，既可以输入也可以输出，故其是双向的。③具有三态能力的引脚当输出呈现高阻状态时，相当于连接了一个阻抗很高的外部器件，信号无法正常输出；即放弃对该引脚的控制，与其他部件断开连接。④处理器的运行速度远远快于存储器和I/O端口。处理器检测到存储器或I/O端口不能按基本的总线周期进行数据交换时，插入一个等待状态Tw。等待状态实际上是一个保持总线信号状态不变的时钟周期。⑤猝发传送是处理器只提供首地址、但可以从后续连续的存储单元中读写多个数据。⑦异步时序是由总线握手（Handshake）联络（应答）信号控制，不是由总线时钟控制。故总线时钟信号可有可无。5.2判断题（2、3、4、6、7）②对③错④对⑥错⑦对5.3填空题（2、3、4、5、10）②读，写③存储器读，存储器读，存储器写④4，2，10ns ⑤低有效，，0010⑩，I/OCHRDY5.4存储器读、存储器写，I/O读、I/O写。5.5RESET：复位输入信号，高电平有效。该引脚有效时，将迫使处理器回到其初始状态；转为无效时，CPU重新开始工作。HOLD：总线请求，是一个高电平有效的输入信号。该引脚有效时，表示其他总线主控设备向处理器申请使用原来由处理器控制的总线。NMI：不可屏蔽中断请求，是一个利用上升沿有效的输入信号。该引脚信号有效时，表示外界向CPU申请不可屏蔽中断。INTR：可屏蔽中断请求，是一个高电平有效的输入信号。该引脚信号有效时，表示中断请求设备向处理器申请可屏蔽中断。5.6指令周期：一条指令从取指、译码到最终执行完成的过程。总线周期（机器周期）：有数据交换的总线操作。时钟周期：处理器的基本工作节拍，由时钟信号产生，一个高电平和一个低电平为一个周期。题5.8图具有一个Tw的存储器读总线周期时序TwT3T2T1输入数据A15～A0CLKAD15～AD0ALE/S7,A19/S6～A16/S3A19~A06S7～S0READY高阻T4高阻T状态：完成特定操作的一个时钟周期。由于时间上一个T状态等于一个时钟周期，所以常常将两者混为一谈。5.8CLK：时钟输入。A19/S6～A16/S3：地址/状态分时复用引脚。AD15～AD0：地址/数据分时复用引脚。ALE：地址锁存允许。：访问存储器或者I/O。：读控制。：写控制。 5.10同步时序：总线操作的各个过程由共用的总线时钟信号控制。半同步时序：总线操作仍由共用的总线时钟信号控制，但慢速模块可以通过等待信号让快速模块等待。异步时序：总线操作需要握手（Handshake）联络（应答）信号控制，总线时钟信号可有可无。5.11（32×8）÷（2×8）＝16MBps第6章存储器系统6.1简答题（1、2、6、7、8）①因为各种存储器件在容量、速度和价格方面存在矛盾。速度快，则单位价格高；容量大，单位价格低，但存取速度慢。故存储系统不能采用一种存储器件。②Cache中复制着主存的部分内容。当处理器试图读取主存的某个字时，Cache控制器首先检查Cache中是否已包含有这个字。若有，则处理器直接读取Cache，这种情况称为高速命中；若无，则称为高速缺失。⑥存取时间是指从读/写命令发出，到数据传输操作完成所经历的时间；存取周期表示两次存储器访问所允许的最小时间间隔。存取周期大于等于存取时间。⑦虚拟存储器是由操作系统利用辅助存储器、以磁盘文件形式建立的、在主存储器与辅助存储器之间的一个存储器。⑧DRAM芯片容量大、芯片小，高集成度，引脚数量少。故DRAM芯片将地址引脚分时复用，即用一组地址引脚传送两批地址。第一批地址称行地址，第二批地址称列地址。6.2判断题（1、2、5、6、8）①错②对⑤对⑥错⑧对6.3填空题（3、4、5、6、7）③随机存取存储器，丢失，只读存储器，读取，不会丢失④8，13，8⑤2⑥（UV-）EPROM，FlashMemory⑦58000H，5FFFFH，32KB6.5为解决容量、速度和价格的矛盾，存储系统采用金字塔型层次结构，单位价格和速度自上而下逐层减少，容量自上而下逐层增加。存储系统的各层存储部件自上而下依次是：CPU寄存器、高速缓存、主存存储器(RAM/ROM)，辅助存储器如磁盘、光盘等。CPU寄存器、高速缓存器集成在CPU芯片上，对用户来说，是透明的，它们用于暂存主存和处理器交互的数据，以减少频繁读取主存而影响处理器速度；主存储器则可和处理器直接交换数据，而辅助存储器必须经过主存存储器，才可与处理器进行数据交换。6.6SRAM是静态读写存储器芯片，它以触发器为基本存储单元，以其两种稳定状态表示逻辑0和逻辑1。 DRAM是动态读写存储器芯片，它以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态，需要不断刷新保持信息正确。NVRAM多指带有后备电池的SRAM芯片，这种芯片采用CMOS制造工艺设计以减少用电。6.8DRAM以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小，充电电荷自然泄漏会很快导致信息丢失，所以要不断对它进行刷新操作、即读取原内容、放大再写入。存储系统的刷新控制电路提供刷新行地址，将存储DRAM芯片中的某一行选中刷新。实际上，刷新控制电路是将刷新行地址同时送达存储系统中所有DRAM芯片，所有DRAM芯片都在同时进行一行的刷新操作。刷新控制电路设置每次行地址增量，并在一定时间间隔内启动一次刷新操作，就能够保证所有DRAM芯片的所有存储单元得到及时刷新。6.9掩膜ROM：通过掩膜工艺、将要保存的信息直接制作在芯片当中，以后再也不能更改。OTP-ROM：该类芯片出厂时存储的信息为全“1”，允许用户进行一次性编程，此后便不能更改。EPROM：一般指可用紫外光擦除、并可重复编程的ROM。EEPROM：也常表达为E2PROM，其擦除和编程（即擦写）通过加电的方法来进行，可实现“在线编程”和“在应用编程”FlashROM：是一种新型的电擦除可编程ROM芯片，能够很快擦除整个芯片内容。第7章输入输出接口7.1简答题（1、2、3、8、10）①外部设备，在工作原理、驱动方式、信息格式、以及工作速度等方面彼此差别很大，与处理器的工作方式也大相径庭。所以，外设不能像存储器芯片那样直接与处理器相连，必须经过一个中间电路。②数据缓冲用于匹配快速的处理器与相对慢速的外设或两个功能部件速度不匹配的数据交换。③处理器向接口芯片相应端口写入特定的数据，用于选择I/O芯片的工作方式或控制外设工作，该数据称命令字或控制字。⑧在查询程序中，当查询超过了规定的时间，设备仍未就绪时，就引发超时错误。⑩外部中断是由处理器外部提出中断请求引起的程序中断。相对于处理器来说，外部中断是随机产生的，所以是真正意义上的中断。7.2判断题（4、5、6、7、8）④错⑤错⑥错⑦对⑧错7.3填空题（2、3、6、7、9）②I/O独立，输入输出（I/O）指令，直接寻址，DX寄存器间接寻址③I/O端口（接口，外设），处理器（主机），I/O读⑥直接存储器存取，DMA请求，总线请求，总线响应，高阻，DMAC（DMA控制器）⑦除法错，2⑨1KB，20H，4，F010H∶2300H7.7again:movdx,8000h inal,dxcmpal,0feh;D7～D0＝11111110B？jznext1;单独按下K0，转移到next1cmpal,0fdh;D7～D0＝11111101B？jznext2;单独按下K1，转移到next2jmpagain;其它情况不点亮next1:movcx,8moval,1;从K0开始next11:outdx,al;某个LED电亮calldelay;延时200msshlal,1;rolal,1loopnext11jmpagainnext2:movcx,8moval,80h;从K7开始next21:outdx,al;某个LED电亮calldelay;延时200msshral,1;roral,1loopnext21jmpagain7.8movbx,offsetbuffermovcx,100again:movdx,0ffe2hstatus:inal,dx;查询一次testal,01hjzstatusmovdx,0ffe0hinal,dx;输入一个字节mov[bx],alincbxloopagain;循环，输入100个字节7.9movbx,offsetaddragain:cmpbyteptr[bx],0jzdonestatus:inal,80h;查询testal,80hjnzstatusmoval,[bx]out80h,al;输出一个字节incbxjmpagain;循环done: 7.12中断源：能引起中断的事件或原因。中断请求：是外设通过硬件信号的形式、向处理器引脚发送有效请求信号。中断响应：中断响应是在满足一定条件时，处理器进入中断响应总线周期。关中断：禁止处理器响应可屏蔽中断。开中断：允许处理器响应可屏蔽中断。中断返回：处理器执行中断返回指令，将断点地址从堆栈中弹出，程序返回断点继续执行原来的程序。中断识别：处理器识别出当前究竟是哪个中断源提出了请求，并明确与之相应的中断服务程序所在主存位置。中断优先权：为每个中断源分配一级中断优先权，即系统设计者事先为每个中断源确定处理器响应他们的先后顺序。中断嵌套：在一个中断处理过程中又有一个中断请求被响应处理，称为中断嵌套。中断处理：接到中断请求信号后，随之产生的整个工作过程，称中断处理。中断服务：指处理器执行相应的中断服务程序，进行数据传送等处理工作。7.14DMA读：存储器的数据在DMA控制器控制下被读出传送给外设。DMA写：外设的数据在DMA控制器控制下被写入存储器。单字节传送方式：每次DMA传送时仅传送一个字节。传送一个字节之后，DMA控制器释放系统总线，将控制权还给处理器。数据块传送：DMA传送启动后就连续地传送数据，直到规定的字节数传送完。请求传送：DMA传送由请求信号控制。如果请求信号一直有效，就连续传送数据；但当请求信号无效时，DMA传送被暂时中止。7.18设置80H号中断向量。第8章常用接口技术8.1简答题（2、3、4）②因为计数器是先减1，再判断是否为0，所以写入0实际代表最大计数值。③通过控制字的D7位来区别：D7＝1，该控制字为方式控制字；否则为位控制字。④8255的三种工作方式均可实现输出数据锁存，即数据输出后被保存在8255内部，可以读取出来，只有当8255再输出新一组数据时才改变。8.2判断题（2、3、5）②对③对⑤对8.3填空题（1、2、5）①3，16，6，低，写入计数初值（并进入减1计数器），脉冲输入CLK，减法计数器，计数器的计数值减为0，高②5（＝1.5MHz÷300KHz），3⑤8.6①moval,50h movdx,207houtdx,almoval,128;＝80hmovdx,205houtdx,al②moval,33hmovdx,207houtdx,almovax,3000h;不是3000movdx,204houtdx,almoval,ahoutdx,al③moval,0b4hmovdx,207houtdx,almoval,02f0hmovdx,206houtdx,almoval,ahoutdx,al8.10修改电路：将端口B的PB0～PB7接打印机的数据位DATA0～DATA7即可。修改程序：将输出数据端口改为FFFAH即可。8.11修改电路：PA0～PA7改为PB0～PB7；PC6改用PC2，PC7改用PC1，PC3改用PC0。修改程序：movdx,0fffehmoval,84houtdx,almoval,04h;使INTEB（PC2）为0，禁止中断outdx,al……movcx,counter;打印字节数送CXmovbx,offsetbuffer;取字符串首地址callprints;调用打印子程序……printsprocpushax;保护寄存器pushdxprint1:moval,[bx];取一个数据 movdx,0fffahoutdx,al;从端口B输出movdx,0fffchprint2:inal,dxtestal,02h;检测（PC1）为1否?jzprint2incbxloopprint1popdxpopaxretprintsendp8.12;写入方式字moval,100×00×1b;＝81H（×表示任意，可以填写为0，也可以为1）movdx,控制口地址;可以假设为0FFFEHoutdx,al;加入下一段更好，使L0～L3全亮moval,0fhmovdx,端口C地址;可以假设为0FFFCHoutdx,al;控制程序段movdx,端口C地址;可以假设为0FFFCHinal,dx;读入PC0～PC3movcl,4shlal,cl;左移4位outdx,al;控制PC4～PC7 考试模拟题参考解答一、单项选择题（10分，每小题2分）1.C2.D3.B4.B5.A二、对错判断题（10分，每小题2分）1.错2.错3.对4.对5.错三、填空题（10分，每空2分）1.直接存储器存取（DirectMemoryAccess）2.13，83.I/O端口（接口、外设），处理器（主机）四、问答题（30分，每小题6分）1.答：8个32位通用寄存器：EAXEBXECXEDXESIEDIEBPESP8个16位通用寄存器：AXBXCXDXSIDIBPSP其中前4个16位寄存器又可以分成8个8位通用寄存器：ALAHBLBHCLCHDLDH2.答：零位标志ZF，当运算结果为0，ZF＝1；否则ZF＝0。3.答：存储器读：M/IO*高电平、WR*高电平和RD*低电平存储器写：M/IO*高电平、WR*低电平和RD*高电平I/O读：M/IO*低电平、WR*高电平和RD*低电平I/O写：M/IO*低电平、WR*低电平和RD*高电平4.答：中断识别：处理器识别出当前究竟是哪个中断源提出了请求，并明确与之相应的中断服务程序所在主存位置。中断优先权：为每个中断源分配一级中断处理的级别，即系统设计者事先为每个中断源确定处理器响应他们的先后顺序。中断嵌套：在一个中断处理过程中又有一个中断请求被响应处理，称为中断嵌套。5.答：为解决容量、速度和价格的矛盾，存储系统采用金字塔型层次结构，单位价格和速度自上而下逐层减少，容量自上而下逐层增加。存储系统的各层存储部件自上而下依次是：CPU寄存器、高速缓存、主存存储器，辅助存储器如磁盘、光盘等。CPU寄存器、高速缓存器集成在CPU芯片上，对用户来说，是透明的，它们用于暂存主存和处理器交互的数据，以减少频繁读取主存而影响处理器速度；主存储器则可和处理器直接交换数据，而辅助存储器必须经过主存存储器，才可与处理器进行数据交换。五、程序阅读题（20分，每小题10分）1.EAX＝1358AH，EBX＝02.jge（＝jnl），moveax,ebx（或xchgeax,ebx）六、程序设计题（20分，每小题10分）1.答： movesi,offsetstringxoreax,eax;EAX用于记录个数again:cmpbyteptr[esi],0jzdoneinceax;相等、是空格，空格个数加1incesijmpagain;继续循环done:;个数保存在EAX中2.答：moval,10hout93h,almoval,50out90h,al