基于fpga音乐硬件演奏电路设计

基于fpga音乐硬件演奏电路设计

ID:22872897

大小:1.15 MB

页数:53页

时间:2018-11-01

基于fpga音乐硬件演奏电路设计_第1页
基于fpga音乐硬件演奏电路设计_第2页
基于fpga音乐硬件演奏电路设计_第3页
基于fpga音乐硬件演奏电路设计_第4页
基于fpga音乐硬件演奏电路设计_第5页
资源描述:

《基于fpga音乐硬件演奏电路设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、目录摘要I1系统设计总述11.1设计要求11.2系统组成12总体程序设计52.1顶层模块设计流程图52.2顶层电路VHDL程序设计53单元模块程序设计73.1音乐节拍和音调发生器模块73.2音乐谱对成分频预置数杏表电路模块83.3音乐谱对应分频预置数&表电路模块103.4乐曲演奏音符数据文件(《妈妈的吻》)123.5定制音符数据的ROM文件134VHDL音乐硬件演奏电路系统仿真与调试154.1NoteTabs音乐节拍和音调发生器模块的仿真154.2ToneTaba分频预H数查表校块的仿真154.3Speakera音乐符数校分频模块的仿真164.4扩大此音乐硬件演奏电路的通用性

2、175心得体会20参考文献21摘要根据网家教委与专业教学委员会对教育机构的要求,为培养适应我国21世纪国民经济发展需要的电子设置人才;同吋基于国家教委面向21世纪电工电子课程体系改革和电工电子工科教学基地建设阿项教学改革研究成果。要求高等专科学校学生能够自己动手完成简单数字器件的设计。这不但反应了我国当前在电了电路的实验教学体系、内容和方法上的改革思路和教学水平的提高,更重要的是在加强以传统电子设计方法为基础的工程设计训练的同时,使学生能够尽快掌握现代电子设计自动化技术的新方法、新工具和新手段系统的、科学的培养了学生的实际动手能力、理论联系实际的能力、工程设计能力,创新能力,

3、提高r学生对基础实验的兴趣。本次设计在EDA开发平台QUARTUSII6.0上利用VHDL语言设计数控分频器电路,利用数控分频的原理设计咅乐硬件演奏电路,并定制LPM-ROM存储音乐数据,以“梁祝”和“月亮代表我的心”两首乐曲为例,将音乐数据存储到LPM-ROM,就达到Y以纯硬件的手段来实现乐曲的演奏效果。只要修改LPM-ROM所存储的音乐数据,将其换成其他乐曲的咅乐数据,再重新定制LPM-ROM,连接到程序中就可以实现其它乐曲的演奏。木设计采用的是武汉理工大学的开放设计实验箱,FPGA口标芯片型号为Altera公司的Cyclone系列中的EP1C3T144C8N。芯片配置成

4、功后即可进行硬件测试:选择实验电路结构图,发咅输出接SPEAKER,当乐曲一遍演奏完成后,乐曲发生器能0动从头开始循环'演奏。关键词:FPGA/CPLD,音乐硬件演奏电路,VHDL语言设计,QUARTUSII6.01系统设计总述1.1设计要求这足一种运用纯硬件实现乐曲播放的电路,比运用微处理器实现乐曲播放更加复杂。它运用了强大功能的EDA工具——开放设计试验箱和硬件描述语言VHDL。本课题以歌曲《妈妈的吻》来实现乐曲播放电路的功能。(1)顺序播放乐曲功能:当电路丌始工作时,如果存储器屮冇多首乐曲,那么演奏电路将从尖到尾顺序播放这些乐曲。(2)循环播放乐曲功能:当演奏完后一首乐

5、曲吋,将自动返冋到第一首歌曲开始播放,反复不止,直到关闭电源电路停止工作为止。(3)乐曲简谱显示功能:当演奏电路播放乐曲时,能够将当前播放的咅符通过一列发光二极管以二进制的形式予以显示。(4)乐曲高音显示功能:如果电路正在播放高音音符,那么将有一个发光二极管点亮来显小。(5)音暈大小可调功能:运用EDA实验箱上的数字功率放大器LM386N,对数控分频器输出的音频信号予以处理,输出大小连续可调的音频信号到扬声器。1.2系统组成(1)音乐硬件演奏电路基木原理硬件电路的发声原理,声音的频谱范围约在几十到几千赫兹,若能利用程序来控制FPGA芯片某个引脚输出一定频率的矩形波,接上扬声器

6、就能发出相应频率的声音。乐曲中的每一咅符对应着一个确定的频率,要想FPGA发出不同音符的音调,实际上以要控制它输出相应音符的频率即可。乐曲都是由一连串的音符组成,因此按照乐曲的乐谱依次输出这些音符所对应的频,就可以在扬声器上连续地发出各个音符的音调。而要准确地演奏出一首乐叻,仅仅U:扬声器能够发生是不够的,还必须准确地控制乐曲的节奏,即乐曲中每个音符的发生频率及K持续时间是乐曲能够连续演奏的两个关键因素。(2)咅符频率的获得多个不同频率的信号可通过对某个基准频率进行分频器获得。由于各个音符的频率多为非整数,而分频系数乂不能为小数,故必须将计算机得到的分频系数四舍五入取整。若基

7、准频率过低,则分频系数过小,四舍五入取整后的误差较大。若基准频率过高,hi然可以减少频率的相对误差,但分频结构将变人。实际上应该综合考虑这两个方面的因素,在烬量减少误差的前提下,选取合适的基准频率。本设计中选取750KHZ的基准频率。由于现有的高频时钟脉冲信号的频率为12MHz,故需先对其进行16分频,才能获得750KHZ的基准频率。对基准频率分频后的输出信号是一些脉宽极窄的尖脉冲信号(Jf空比=1/分频系数)。为提高输出信号的驱动能力,以使扬声器冇足够的功率发音,需要再通过一个分频器将原来的分频器的输

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。