欢迎来到天天文库
浏览记录
ID:27551657
大小:252.98 KB
页数:19页
时间:2018-12-03
《verilog程序(汉字点阵显示》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、中国石油大学数电课程设计报告题目:学院:_班级:姓名:学号:日期:2012年12月摘要设计要求:利用EDA/SOPC实验开发平台提供的16*16点阵LED以及EPC235核心板,实现循环显示“中国石油大学”这6个汉字(左移或者右移均可)。(1)手动生成“中国石油大学”这6个汉字在16*16点阵LED上的6个字模(即控制某些LED亮,某些LED灭)。(2)实现循环显示“中国石油大学”这6个汉字(左移或者右移均可)。(3)拓展要求:自主设计(如控制循环速度,方向)。关键词:扫描分频,控制速度,点阵,点阵汉字显示,设计原理及方案:1、16*16点阵LED内部结构如下图所示。<
2、(3^llrJ.;f泰rTHH^4.-^ix^4.l-Lri*ixr••♦ui♦»--♦»■曇l-4».4-X-4*-4♦♦r~4--r*.t-MVr4f,,i7*rr*u1,>MH^x-AHixxx^^x^sxx♦•曹»?>,♦lr,r.r*1*rx-r-ri4xx-丨丄xrxr-rxr-r<^trtT^t^IaF1T4t?TsJ^•f^rxAacxaxpxn^x^u一{^石4今■f■ty11n•♦11x4?4y4^Tvrr.tlwIifrrr^Kr,>>,F*r>fr^Tr/—r>el«x:^A丄{^.rlFx«xx«xsta-4tyfulB了rrItaHJtAlh
3、fall-IrrKFe-^T^^h於Kr••t糞er44,,frx'rsttTrBxa4>rx^>,«•.*FrFr-Jrr*.e-r-3rrJ?ilil•f^J-rI•♦-•■rfJ,iJLM^.J瀘*14、■....•••••••••••••••..">rovr5、15..06、7、clk3con[15..0]con8、15..0j:deci!inst2••••••••••••k2>♦•••••"■■•••m«««.•-•.aeeM•••••1IMPIIT.1—;vcc.PINB14k31fifelT1—}yee•••,•••捕沪•中外••••叫•••9、PIN—F9iinstlclk_50Mhzk2k3elk4hzINPUT•yeePINE1PINP1SPINP4PINR6PINR7PINR8PINJ3PIN-W1PINRVPINUKPINU9PINU8PINR1fPINR15PINR14PIN一L8HN—J4MN一HbPIN—H5PINH4MN-10、H3HNG/PIN.G6PIN.PbMN-WPINP3MN,PINN4PINN3HN—阶3、各子模块的设计:(1)、分频,扫描:modulefenpin(clk_50Mhz,clk_4hz,k2,k3);inputclk_50Mhz,k2,k3;//输入端口声明reg[24:0]count,ccount;regclk_4hz;always@(posedgeclk_50Mhz)beginif((k2==0)&&(k3==0))ccount<=500000000;if((k2==0)&&(k3=l))ccount<=100000000;if((k2==l)&&(k3==0)11、)ccount<=50000000;if((k2==l)&&(k3=l))ccount<=10000000;if(count12、16Jbllllllllllllllll)begincnt<=l’bl;p<=16*60000000000000000;endelsep<=p+16’bl;cnt<=rbO;endendendmodule生成模块:SLdU—elkentinst(3)显示汉字模块:modulexianshi(clk2,clk3,row,con,k);inputclk2,clk3,k;output[15:0]row;output[15:0]con;reg[15:O]row;reg[15:O]con;integercnt,b;reg[15:O]r[lll:0]
4、■....•••••••••••••••..">rovr
5、15..0
6、
7、clk3con[15..0]con
8、15..0j:deci!inst2••••••••••••k2>♦•••••"■■•••m«««.•-•.aeeM•••••1IMPIIT.1—;vcc.PINB14k31fifelT1—}yee•••,•••捕沪•中外••••叫•••
9、PIN—F9iinstlclk_50Mhzk2k3elk4hzINPUT•yeePINE1PINP1SPINP4PINR6PINR7PINR8PINJ3PIN-W1PINRVPINUKPINU9PINU8PINR1fPINR15PINR14PIN一L8HN—J4MN一HbPIN—H5PINH4MN-
10、H3HNG/PIN.G6PIN.PbMN-WPINP3MN,PINN4PINN3HN—阶3、各子模块的设计:(1)、分频,扫描:modulefenpin(clk_50Mhz,clk_4hz,k2,k3);inputclk_50Mhz,k2,k3;//输入端口声明reg[24:0]count,ccount;regclk_4hz;always@(posedgeclk_50Mhz)beginif((k2==0)&&(k3==0))ccount<=500000000;if((k2==0)&&(k3=l))ccount<=100000000;if((k2==l)&&(k3==0)
11、)ccount<=50000000;if((k2==l)&&(k3=l))ccount<=10000000;if(count12、16Jbllllllllllllllll)begincnt<=l’bl;p<=16*60000000000000000;endelsep<=p+16’bl;cnt<=rbO;endendendmodule生成模块:SLdU—elkentinst(3)显示汉字模块:modulexianshi(clk2,clk3,row,con,k);inputclk2,clk3,k;output[15:0]row;output[15:0]con;reg[15:O]row;reg[15:O]con;integercnt,b;reg[15:O]r[lll:0]
12、16Jbllllllllllllllll)begincnt<=l’bl;p<=16*60000000000000000;endelsep<=p+16’bl;cnt<=rbO;endendendmodule生成模块:SLdU—elkentinst(3)显示汉字模块:modulexianshi(clk2,clk3,row,con,k);inputclk2,clk3,k;output[15:0]row;output[15:0]con;reg[15:O]row;reg[15:O]con;integercnt,b;reg[15:O]r[lll:0]
此文档下载收益归作者所有