探地雷达回波信号等效采样控制系统硬件设计

《探地雷达回波信号等效采样控制系统硬件设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

第34卷第2期沈阳工业大学学报Vol.34No.22012年3月JournalofShenyangUniversityofTechnologyMar.2012殏檪檪檪檪檪檪檪殏檪文章编号:1000－1646(2012)02－0186－06檪殏信息科学与工程檪檪檪檪檪檪檪殏探地雷达回波信号等效采样控制系统硬件设计112许会，牛长富，邱燕霖(1.沈阳工业大学辽宁省先进在线检测技术重点实验室，沈阳110870;2.中国民用航空局东北地区空中交通管理局，沈阳110043)摘要:针对无载频探地雷达系统具有复杂的系统时序控制的特点，设计了一种利用FPGA配合可编程延时器件和时变增益器件来完成复杂时序控制的硬件系统．该系统由信号处理器DSP发出控制指令并完成后期算法，再通过USB2.0实现与上位机的数据通信，给出并验证了以DSP为核心、以FPGA实现探地雷达数据采集控制的方法，实现了最小半脉宽2ns的等效采样，最小延时0.15ns、最大延时1313.25ns的采样时窗，及理论数据吞吐量为480Mbit/s的数据传输．系统的集成度高，可嵌入应用，硬件易更新．关键词:探地雷达;等效采样;时变增益放大;时序控制;数据采集;现场可编程逻辑器件;数字信号处理器;USB通信中图分类号:TN958．3文献标志码:AHardwaredesignofequivalentsamplingcontrolsystemforechosignalofgroundpenetratingradar112XUHui，NIUChang-fu，QIUYan-lin(1．KeyLaboratoryforAdvancedOnlineMeasurementTechnologyofLiaoningProvince，ShenyangUniversityofTechnology，Shenyang110870，China;2．NortheastRegionalAirTrafficManagementBureau，CivilAviationAdministrationofChina，Shenyang110043，China)Abstract:Aimingatthecharacteristicsthatthegroundpenetratingradarhasthecomplicatedsystemtimesequentialcontrol，ahardwaresystemwithadoptingFPGAandincombinationwithprogrammabledelaydeviceandtime-varyinggaindevicetoaccomplishthecomplicatedtimesequentialcontrolwasdesigned．Adigitalsignalprocessor(DSP)wasusedtosendoutthecontrolcommandsandcompletethelateralgorithm．ThedatacommunicationwithuppercomputerwasrealizedthroughUSB2.0．Thecontrolmethodfortheda-taacquisitiontoberealizedthroughtakingDSPasthecoreandusingFPGAingroundpenetratingradarwasgivenandverified．Theequivalentsamplingwiththeminimumhalfpulsewidthof2ns，thesamplingtimewiththeminimumandmaximumdelayof0.15nsand1313.25ns，aswellasthedatatransmissionwiththetheoreticaldatathroughputof480Mbit/sarerealized．Thesystemexhibitshighintegrationlevelandcanbeusedinembeddedmode．Moreover，thehardwareofthesystemiseasytobeupdated．Keywords:groundpenetratingradar;equivalentsampling;time-varyinggainamplification;timesequentialcontrol;dataacquisition;fieldprogrammablelogicdevice;digitalsignalprocessor(DSP);USBcommunication无载频探地雷达是通过向地下发送纳秒级窄来确定地下目标的方法．接收雷达回波需要解决脉冲，当脉冲在地下传播过程中遇到目标发生散以下问题:有效地滤波以滤除通过采样门的干扰射和反射时，地面天线通过接收散射波和反射波信号;高速地采样以完整地描述纳秒级的回波信收稿日期:2010－07－05．基金项目:辽宁省创新团队基金资助项目(2009T074)．作者简介:许会(1963－)，女，辽宁沈阳人，教授，博士生导师，主要从事微波无损检测及成像技术等方面的研究． 第2期许会，等:探地雷达回波信号等效采样控制系统硬件设计187号;增益随时间变化的放大以复原深度不同的回波信号．1雷达回波信号分析目前，针对探地雷达系统的研究集中在硬件［1－2］［3－4］系统设计和信号处理算法2个方面．硬图1为雷达回波信号及等效采样示意图．由图1件系统研究正在从分立元件过渡到大规模可编程可知，回波信号中直达波信号最强，其带宽与发射信逻辑器件．本文基于探地雷达硬件系统要实现等号基本相同且最宽．如发射半脉宽为τ的高斯波形效采样、时变增益控制和取样脉冲控制等复杂而时，其傅里叶变换后的3dB频宽大约为1/τ，含有的严格的时序控制，利用FPGA的片上资源易实现频率成分主要集中在3/τ内．本文实验系统发射信严格而复杂的时序控制功能，来完成整个无载频号的半脉宽最小为2ns，为了无失真采样，需要的实探地雷达系统的时序控制和数据的缓冲;利用时采样率至少为1.5GHz，满足要求的A/D造价非DSP作为核心处理器，发布工作命令并完成信号常高，因此，等效采样是目前探地雷达常用的方［5－7］的实时处理．两者之间通过IO方式实现通信，同法．采用等效采样可以降低对频率的要求，如果时DSP和高速存储器配合使用．为了使雷达主机雪崩管以100kHz的频率连续地发射脉冲，对一组回与PC机之间实现高速通信，设计了USB2.0接口波脉冲只采样一次，则A/D的采样率降低到接近电路．本文硬件系统可以完成复杂的时序控制并100kHz．采样点数N根据探测的有效深度回波时窗且易实现更新，集成度高，时间控制精度高．确定．当探测深度约为3m时，回波时窗小于1μs．图1雷达回波信号及等效采样示意图Fig.1Schematicechosignalofradarandequivalentsampling由图1可知，探地雷达回波信号随着地下深要采用时变增益放大器，而且要求探地雷达数据度的增加而不断衰减，根据接收信号功率确定需采集、取样脉冲和各单元同步，因此，探地雷达系 188沈阳工业大学学报第34卷统的时序控制十分复杂和严格．延时单元、A/D、D/A、SDRAM和FLASH构［8－9］成．其中，DSP作为核心处理器，向FPGA发2系统设计的原理及结构送命令和完成信号处理算法;FPGA主要实现严格的时序逻辑控制，同时作为A/D与DSP之间的2.1DSP+FPGA+USB2.0系统的结构数据缓冲;可编程延时芯片用来完成采样脉冲的无载频探地雷达数据采集系统如图2所示．步进;D/A与可编程增益放大器构成时变增益放系统主要由FPGA、DSP、USB2.0控制器、可编程大单元，根据回波时间调整电压放大的倍数．图2系统结构框图Fig.2Structurediagramofsystem2.2硬件电路器件选择意DSP低7位地址线不能从A0开始．DSP选用TI公司新一代数字信号处理芯片2.4FPGA内部控制逻辑设计TMS320VC5509A;FPGA选择ALTERA公司图3为FPGA内部逻辑控制图．各模块在地CycloneⅡ系列的EP2C8Q208C8;SDRAM选用址译码与状态机电路的控制下，译码后工作在统MT48LC16M16A2;USB控制器选用CYPRESS公一的时钟时序状态下．利用QUARTUSⅡ自带的司的USB2.0-CY7C68013A，理论最高传输速度为IP核在FPGA内部设计了FIFO作为A/D与DSP480Mbit/s，可满足探地雷达16位A/D、100kHz之间数据缓冲．FIFO的“满”标志FULL与DSP的频率采样时数据吞吐量的要求;A/D转换器选用INT0相连，当FIFO满之后，DSP迅速进入中断把ADI公司的16位AD7623，全差分输入，采样率为数据读入DSP处理．ROM作为时变增益曲线的存1.33Msps，孔径抖动为5ps;可编程增益放大器选储表，用来完成时变增益的控制．由于雪崩三极管用ADI公司的双通道AD8332，带宽为100MHz，的触发脉冲周期为10～100μs，根据探测深度可前端具有19dB的低噪放大器，整体具有48dB的知回波信号的采样有效时间小于1μs，因此，可利可变增益，输出为全差分电路，与A/D接口配合．用2个发射脉冲之间的空闲时间完成A/D的数本设计采用将两通道级联实现动态范围96dB．放据采集、可编程增益放大器的增益字更新、可编程大器AD8332的增益控制端采用模拟信号控制，延时芯片延时数据的更新、取样脉冲的步进和数因此，该部分需要用D/A转换器，选用8位的据传给上位机等任务．AD7305．可编程延时芯片选用DS1020-15和2.5USB2.0控制器设计DS1023-500串联来实现，最小步长为0.15ns，最大延USB2.0控制器CY7C68013A工作在slave模时为1313.25ns的可编程延时单元．式下，断点2和6分别配置为4重缓冲的IN和2.3FPGA与DSP信息交换的实现OUT．利用CYPRESS公司提供的固件开发程序框由图2可知，DSP通过7根地址线、数据总架，在TD_Init()中初始化所需设置，在TD_Poll线、EMIF总线的CE2、异步接口线和IO口线与()中写入用户程序，在keiluVersion3中编写程FPGA相连，通过寻址CE2空间的128个低位地序，实现USB的控制传输．上位机应用VisualC+址向FPGA发送地址，FPGA通过接收地址并译码+6.0编写控制界面．在应用程序中，首先调用执行相应的状态机，连接DSP的数据总线和IOCreatFile()函数，创建一个USB设备的句柄，应口线来中断DSP和响应DSP的指令．设计时需注用程序与驱动程序之间的通信使用WIN32API 第2期许会，等:探地雷达回波信号等效采样控制系统硬件设计189图3FPGA内部逻辑控制图Fig.3InternallogiccontroldiagramofFPGA函数DeviceIOControl，在DeviceIOControl中填写用QUARTUSⅡ中的．mif文件初始化ROM，其他相应的参数并完成相关操作．模块用Verilog语言编写并生成．ad7623_ctl模块实现AD7623控制时序和FIFO的读写控制;3系统的仿真与测试ds1023_ctl2控制模块实现DS1023的时序控制、AD8332增益字控制、D/A转换器AD7305的时序3.1FPGA内部控制逻辑仿真控制和产生雪崩三极管的触发脉冲;usb_ctl控制图4为用Verilog语言编译后构成的程序原模块实现CY7C68013A的读写控制．原理图编译理图．由图4可知，利用QUARTUSⅡ中自带的IP无错误，则建立矢量波形文件，设置输入信号的波［10－11］核设计出FIFO逻辑模块和ROM逻辑模块，并利形，然后进行仿真．图4用Verilog语言编译后构成的程序原理图Fig.4PrinciplediagramofprogramcompiledwithVeriloglanguageFPGA控制模块时序仿真结果如图5所示．止数据采集状态机;2、4之间标签表示开启和停其中，有4个时间标签，1、3之间的标签表示DSP止USB控制．仿真结果满足设计的要求．向FPGA分别发送了地址01和02，表示开启和停 190沈阳工业大学学报第34卷图5FPGA控制模块时序仿真图Fig.5TimesequencesimulationdiagramforcontrolmoduleofFPGA3.2系统测试在编写DSP程序时，充分利用片上支持库CSL根据系统结构框图制作了由FPGA、DSP、进行编程，当DSP地址为01时各单元开始工作．控USB2.0控制器以及外部接口器件构成的主控系制系统测量结果如图6所示．从图6可以看出，75统PCB板．测试时，DSP采用EMULATORJTAGValue76一栏是局部信号的放大，第2个时标线是仿真器与PC机相连，FPGA通过ByteBlasterⅡ下雪崩三极管的触发脉冲和AD转换开始信号二者载线与PC机相连．通过AS接口把程序下载到同步，第3个时标线是在2个触发脉冲之间启动FPGA中，调试时采用JTAG接口．先调试FPGAD/A和可编程延时芯片的更新逻辑．在时标线1布线，利用QUARTUSⅡ软件中自带的逻辑分析024附近实现A/D、D/A和可编程延时等更新．测软件SignalTabⅡ可以观察FPGA内部信号和管试结果与仿真结果一致，测试中A/D因为没有输脚信号的电平情况．入，所以数据线为高电平．图6SignalTabⅡ控制系统测试结果Fig.6TestresultsofcontrolsystemwithSignalTabⅡ 第2期许会，等:探地雷达回波信号等效采样控制系统硬件设计1913.3USB接口测试(GANLu，GANLiang-cai，TIANMao，etal．Stepsamplingsystemofhighresolutiongroundpenetrating用VisualC++6.0编写的上位机接收界面，radar［J］．ChineseJournalofRadioScience，2008，23在系统中FPGA的ROM内固化一正弦波数据表(3):555－559．)来模拟A/D向上位机发送数据．经测试，上位机［3］OβbergerG，BucheggerT，SchimbckE，etal．Adap-tivegroundclutterremovalalgorithmforgroundpene-正确接收并复原了正弦波．tratingradarapplicationsinharshenvironments［J］．3.4采样精度分析SensingandImaging，2006，7(3):71－89．［4］SinghKK，KulkarniAV，MishraVD．Estimationof采样误差主要由A/D转换器的孔径抖动、孔glacierdepthandmorainecoverstudyusingground径延时和可编程延时芯片的固有延时产生，对于固penetratingradar(GPR)intheHimalayanregion定的孔径延时和可编程延时芯片的固有延时，可以［J］．JournaloftheIndianSocietyofRemoteSensing，2010，38(1):1－9．通过软件进行消除．采样精度为步进的最小步长，［5］吴建斌，田茂，李太全．等效取样方法在探地雷达中本设计中为0.15ns，根据等效采样的原理，完全可的应用研究［J］．电子测量技术，2007，30(10):1－3，196．以满足探地雷达带宽的要求．时变增益放大器的动(WUJian-bin，TIANMao，LITai-quan．Researchand态放大范围为96dB，最小间隔为0.48dB．applicationstep-samplingmethodofgroundpenetrateradar［J］．ElectronicMeasurementTechnology，2007，30(10):1－3，196．)4结论［6］屈义萍，刘四新，徐晓林．冲击脉冲型探地雷达等效采样方法的研究［J］．电子测量技术，2010，33(1):8－10．针对无载频探地雷达系统的要求，设计并实现(QUYi-ping，LIUSi-xin，XUXiao-lin．Equivalent了充分发挥DSP与FPGA各自特点的小型化和硬samplingmethodforechosignalofimpulseground件易更新的数据采集硬件系统．利用等效采样实现penetratingradar［J］．ElectronicMeasurementTech-nology，2010，33(1):8－10．)无失真半宽为2ns脉冲的采样，最小等效采样步长［7］李廷军，孔令讲，周正欧．随机等效采样抑制探地雷为0.15ns，最大步长为1313.25ns，USB理论数据达RFI的研究［J］．仪器仪表学报，2009，30(2):252－256．吞吐量为480Mbit/s．(LITing-jun，KONGLing-jiang，ZHOUZheng-ou．本文充分利用FPGA片上资源设计了FIFO，ResearchonRFIsuppressioninGPRwithrandom并实现了数据的缓冲．DSP专注于数据的读取和算equivalenttimesampling［J］．ChineseJournalofSci-entificInstrument，2009，30(2):252－256．)法，得到了集成度高、抗干扰强、易实现更新换代的［8］王磊，陆珉，黄春琳，等．基于USB接口的探地雷达高速数据传送的嵌入式硬件探地雷达数据采集系数据采集系统［J］．微处理机，2009，30(6):103－106．统．利用FPGA完成全部的控制任务，针对探地雷(WANGLei，LUMin，HUANGChun-lin，etal．Ada-达数据采集的要求，提出了一种FPGA内部控制模taacquisitionsystemofGPRbasedonUSBinterface块设计方法，实现了FPGA的全部时序控制．FPGA［J］．Microprocessors，2009，30(6):103－106．)［9］许会，崔宝侠，于洋．用于高速数字系统的程序转储外部留有SDRAM，可以嵌入NIOSⅡ硬核，实现电路的设计［J］．沈阳工业大学学报，1995，17(1):对FPGA+DSP的嵌入式设计，将FPGA、DSP和16－19．(XUHui，CUIBao-xia，YUYang．AdesignideaandUSB2.0有机地结合在一起，构成高速、高精度、易realizemethodofprogramtransfercircuitforhigh更新和实时的数据采集系统．speeddigitalsystems［J］．JournalofShenyangUni-versityofTechnology，1995，17(1):16－19．)［10］郦杰．基于FPGA的多源高清多媒体接口发送器测参考文献(References):试平台［J］．微计算机信息，2010，26(7－2):156－［1］刘丽华，周斌，方广有．新型超宽带脉冲探地雷达接158．收机的设计与研制［J］．系统工程与电子技术，(LIJie．Amulti-sourceHDMITxtestplatformbased2010，32(3):523－526．onFPGA［J］．MicrocomputerInformation，2010，26(LIULi-hua，ZHOUBin，FANGGuang-you．Design(7－2):156－158．)andrealizationofanovelultra-widebandreceiverfor［11］帅倩，吴国辉，代冀阳．基于FPGA的DDS设计及实impulsegroundpenetratingradarsystems［J］．Sys-现［J］．现代电子技术，2010，33(13):90－92．temsEngineeringandElectronics，2010，32(3):523－(SHUAIQian，WUGuo-hui，DAIJi-yang．Designand526．)implementationofDDSbasedonFPGA［J］．Modern［2］甘露，甘良才，田茂，等．高分辨率探地雷达步进系ElectronicsTechnique，2010，33(13):90－92．)．统的研究与实现［J］．电波科学学报，2008，23(3):(责任编辑:钟媛英文审校:陈立佳)555－559．