aes算法在移动存储加密系统中的硬件设计

aes算法在移动存储加密系统中的硬件设计

ID:33472550

大小:1.41 MB

页数:70页

时间:2019-02-26

aes算法在移动存储加密系统中的硬件设计_第1页
aes算法在移动存储加密系统中的硬件设计_第2页
aes算法在移动存储加密系统中的硬件设计_第3页
aes算法在移动存储加密系统中的硬件设计_第4页
aes算法在移动存储加密系统中的硬件设计_第5页
资源描述:

《aes算法在移动存储加密系统中的硬件设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、上海交通大学硕士学位论文AES算法在移动存储加密系统中的硬件设计姓名:冯志兴申请学位级别:硕士专业:通信与信息系统指导教师:李建华20090101上海交通大学硕士学位论文AES算法在移动存储加密系统中的硬件设计摘要移动存储器的广泛使用使得数据的转移和携带更加方便,但也不可避免的带来了数据安全隐患。即使设置了类似访问口令这样的逻辑密钥,要想破解也不是件难事。因此一个完整的数据加解密系统应该具备安全可靠的密码认证机制和数据加解密算法并通过硬件来实现。本文分析了AES算法的基本原理、设计原则,算法结构,

2、及其安全性,总结了该算法抵抗现有攻击的能力。重点对AES算法的硬件设计作了详细地分析,主要内容有:1.确定了实现方案以及关键技术,在比较了常用的结构后,采用了适合高速并行实现AES加、解密算法的结构-内外混合的流水线结构,并给出了总体的设计框图。由于流水线结构不适用于反馈模式,为了达到较高的运算速度,该系统使用的是电码本模式(ECB)的工作方式;2.对各个子模块的设计分别予以详细分析,结合算法本身和FPGA的特点,采用查表法优化处理了字节代换运算,列混合运算和密钥扩展运算。同时,考虑到应用环境的不

3、同,本设计支持数据分组为128比特,密钥长度为128比特、192比特以及256比特三种模式下的AES算法加、解密过程。完成了AES加、解密算法在同一片FPGA中实现的这个系统的优化设计;3.在MODELSIM中进行仿真并给出仿真结果,给出了各个模块和整个设计的仿真测试结果;从而进一步减少所设计模块的面积,提高加/解密运算速度,使其更适合在硬盘数据加密系统中应用。关键字:数据加密,AES,FPGAI上海交通大学硕士学位论文ResearchandhardwaredesignofAESinMobil

4、ememoryencryptionsystemABSTRACTWiththeexplosionofinformation,informationsecurityincreasinglybecomesevident.Theemergenceofmobileharddiskmakesdatastorageandtransfermoreconvenient,butbringswithhiddentroubleofdatasecurity.Evenifaloginpasswordisset,itisnot

5、verydifficulttocrackit.Soacompletedataencryptionsystemmustconsistsofareliableauthenticationmechanismandanadvancedencryptionalgorithm.ThispapergivestheanalysisofAES’ssecurityandanti-attaekcapability.ThepaperalsodiscussesthehardwareimplemeniationofAESal

6、gorithmdetailed,Themaincontentsarefollowing:1.Confirmedthedesignscheme,parameter,keytechnology.Comparedtocommonlyusedstructures,thenewstructureinthistextissuitedtoparalleldesignatahighspeed.Besides,providedwholedesignblockdiagram.Becausethepipeliningm

7、ethodcan’tbeusedinfeedbackmodeandformakingthesystemworkatahigherspeed,theimplementation’workingmodeisECB.2.Expatiatedeachpartofthedesignseparately.BasedonthecharacteristicofAESandFPGA,theimplementationofsubbytes,mixcolumnsandexpandedkeyisoptimizedbyus

8、ingthemethodofcheckingtables.Atthesametime,consideringwideusage,designed128bitsdatawidthand128bits,192bitsand256bitskeywidthofAESmodulesinonesystem.Atlast,finishedthewholeoptimization.3.Codedthedesignandtesting.Receivedtheperformancedataandtes

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。