微机原理微机接口存储器

微机原理微机接口存储器

ID:33609165

大小:1.32 MB

页数:121页

时间:2018-05-23

微机原理微机接口存储器_第1页
微机原理微机接口存储器_第2页
微机原理微机接口存储器_第3页
微机原理微机接口存储器_第4页
微机原理微机接口存储器_第5页
资源描述:

《微机原理微机接口存储器》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第7章半导体存储器及其接口教学重点SRAM、ROM与CPU的连接除采用磁、光原理的辅存外,其它存储器主要都是采用半导体存储器本章介绍采用半导体存储器及其组成主存的方法半导体存储器概述存储系统的层次结构1、存储系统的层次结构是指把各种不同存储容量、存取速度和价格的存储器按层次结构组成多层存储器,并通过管理软件和辅助硬件有机组合成统一的整体,使所存放的程序和数据按层次分布在各种存储器中2、常用的存储系统的层次结构主要由高速缓冲存储器Cache、主存储器和辅助存储器组成,如图所示CPUCACHE主存(内存)辅存(外存)存储器的分

2、类1、按存储介质分类半导体存储器、磁表面存储器、光表面存储器2、按存储器的读写功能分类随机存取存储器RAM:可读可写、断电丢失只读存储器ROM:正常只读、断电不丢失3、按用途分类内存储器、外存储器4、按在微机系统中的作用分类主存储器、辅助存储器、高速缓冲存储器5、按制造工艺双极型:速度快、集成度低、功耗大MOS型:速度慢、集成度高、功耗低半导体存储器的分类半导体存储器只读存储器(ROM)随机存取存储器(RAM)静态RAM(SRAM)动态RAM(DRAM)非易失RAM(NVRAM)掩膜式ROM一次性可编程ROM(PROM)紫

3、外线擦除可编程ROM(EPROM)电擦除可编程ROM(EEPROM)只读存储器ROM掩膜ROM:信息制作在芯片中,不可更改PROM:允许一次编程,此后不可更改EPROM:用紫外光擦除,擦除后可编程;并允许用户多次擦除和编程EEPROM(E2PROM):采用加电方法在线进行擦除和编程,也可多次擦写FlashMemory(闪存):能够快速擦写的EEPROM,但只能按块(Block)擦除随机读写存储器RAM分类组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统存储器的基本性能指标1、存储容量与地址线

4、位数有关(1)存储容量=存储器单元数×每单元二进制位数(2)换算关系:与数据线位数有关1KB=1024B1MB=1024KB1GB=1024MB2、存取速度(1)存取时间(2)存取周期3、可靠性,功耗,价格等随机读写存储器:静态RAM(SRAM)基本存储电路动态RAM(DRAM)动态RAM的刷新为保持电容中的电荷不丢失,必须对动态RAM不断进行读出和再写入动态RAM举例只读存储器——ROM只读存储器(ROM)是一种工作时只能读出,不能写入信息的存储器。在使用ROM时,其内部信息是不能被改变的,故一般只能存放固定程序,如监控

5、程序、BIOS程序等。只要一接通电源,这些程序就能自动地运行掩膜只读存储器可编程只读存储器—PROM光可擦除可编程只读存储器—EPROM电可擦除可编程只读存储器—E2PROM一种可以用电擦除和编程的只读存储器闪存——FlashMemory存储器与微处理器的连接存储器的工作时序存储器读周期数据地址TCXTODTTOHATRCTATCODOUTWECSTA读取时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上TRC读取周期两次读取存储器所允许的最小时间间隔有效地址维持的时间存储器写周期TWCTWRTAW数据地

6、址TDTWTWDOUTDINTDWTDHWECSTW写入时间从写入命令发出到数据进入存储单元的时间写信号有效时间TWC写入周期两次写入存储器所允许的最小时间间隔有效地址维持的时间8086存储器结构分为偶地址存储体和奇地址存储器偶地址存储体与D7~D0连接,A0=0奇地址存储体与D15~D8连接,BHE*=0如果低字节在偶地址存储体,高字节在奇地址存储体时,一个总线周期即可完成16位数据传送。补充:半导体存储器芯片的结构地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS①存储体存储器芯片的主要部分,用来存储信

7、息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑选中存储芯片,控制读写操作①存储体每个存储单元具有一个唯一的地址,可存储1位(位片结构)或多位(字片结构)二进制数据存储容量与地址、数据线个数有关:芯片的存储容量=2M×N=存储单元数×存储单元的位数M:芯片的地址线根数N:芯片的数据线根数②地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构③片选

8、和读写控制逻辑片选端CS*或CE*有效时,可以对该芯片进行读写操作输出OE*控制读操作。有效时,芯片内数据输出该控制端对应系统的读控制线写WE*控制写操作。有效时,数据进入芯片中该控制端对应系统的写控制线典型芯片举例: 随机存取存储器静态RAMSRAM2114SRAM6116动态RAMDRAM4116D

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。