基于FPGA的双路并行数字解调实现

《基于FPGA的双路并行数字解调实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于FPGA的双路并行数字解调实现邱松，栾述会，张国敬摘要：在对于原有的数字解调算法基础上，提出了一种双路并线实现结构的时钟恢复算法结构，在这种实现结构下，整个系统的解调码率提高了一倍，并且没有损失系统的解调性能，所耗费的额外FPGA资源很低。关键字：时钟恢复，数字解调，并行结构Abstract:Basedonoriginaldigitaldemodulationalgorithm,proposeda2-channelparallelstructuretimingrecoveryalgorithm.T

2、hismodificationobservablyimprovemaximumdatarateofsystem,meanwhile,theperformanceisnotdecreased,extractcomputationalcomplexityisverylow.Keyword:TimingRecovery,DigitalDemodulation,ParallelStructure1.导言随着数据通信业务的发展，人们不仅对于数据传输速率和传输质量的要求越来越高，对设备的便携性和稳定性也提出了更高

3、的要求。体积小，功耗低，性能稳定的数字接收机越来越多的受到人们的关注。特别是高速的数字接收机，更是在诸多领域有着重要的应用，如DVB-S接收机,DVB-T接收机,VLF无线电接收机等。数字接收机的实现方法有很多，其中随着数字解调算法和数字器件的发展，基于FPGA及DSP的结构由于其灵活性高，适用性强，投入较少，得到了广泛的应用。在当前阶段，接收机中的时钟恢复算法以及载波恢复算法已经进入了一个相对成熟的阶段。Gardner提出的时钟恢复算法[1]具有简单结构以及对于相位误差不敏感两大优点，在BPSK,Q

4、PSK解调算法中得到了广泛的应用。随着当前通信技术的发展，对于传输速率的要求越来越高。Gardner时钟恢复算法工作在每符号4个采样点的工作速率上，限制了系统的解调码率，在串行实现情况下，时钟恢复难以达到很高码率。在本文中，在此基础上，提出并实现了一种双路并行结构时钟恢复算法。使得整个系统的解调码率提高了一倍。2.解调系统介绍我们原先所采用的算法系统框图如下：数据输入内插器相位旋转数据输出时钟误差相位误差检测检测时钟NCO环路滤波NCO环路滤波图1.解调算法框图525上图中是时钟相位独立恢复的结构。输

5、入信号先进行时钟恢复，提取出符号后，再输入相位恢复模块进行相位恢复。这种结构的好处是2部分相对独立。实现的灵活性好。并且易于调试，只需要判断是具体哪个环路出错后，很容易集中解决。但是这种结构要求时钟恢复模块与相位恢复模块独立，时钟恢复能在输入信号有载波频差的时候，也能正确进行时钟恢复，即要求时钟误差检测是对于相位不敏感的。在本文中所采用的的Gardner时钟恢复算法便具有这样的特性。本文中所采用的时钟恢复算法是Gardner时钟误差反馈结构，其工作速率为4倍符号率。采用的载波恢复算法是一种基于判决辅助

6、的相位误差检测结构。其工作速率为1倍符号率，可以看出系统中的时钟瓶颈在于时钟恢复环路。故对于时钟环路进行并行化处理，能提高系统的解调速率。下面是串行时钟恢复算法各个支路的运行速率：4TI4TI2TITI内插器抽取抽取2TTIs时钟误差检测4TTII固定时钟TITI内插控制环路滤波器图2串行结构时钟关系示意图示意图从图中可以看出，整个时钟环路的调整是基于1倍符号速率的。但是Gardner时钟误差恢复算法工作在2倍符号速率上，内插器工作在4被符号速率上。不同模块中3.双路并行算法在系统的最高频率不变的情况

7、下，将单路数据进行双路并行处理，理论上最高解调码率可以提高1倍，如果是4路并行，理论上可以达到单路的4倍。但是由于并行结构相对于单路所需要的资源也相应的以倍数提升。故这实际上是一种以资源换取速度的策略。下面通过对于串行结构时钟恢复环路系统框图与双路并行结构的系统框图来介绍并行结构的算法。2TIData2TTII内插器抽取2TIData_d2TIT时钟误差检测sTITI固定时钟TI内插控制环路滤波器图2.20双路并行结构时钟关系示意图在上图中，每条支路上的时间代表该模块输出数据的周期。其中T代表符号周期

8、，TIS代表采样周期，按照串行算法结构，有TT=4。IS526在串行处理中。整个系统的运行时钟是4倍符号速率。从上面的算法介绍中可以看到，时钟恢复环路正常运行所需要的采样点数目是1个符号4个采样点，载波恢复环路正常运行所需要的采样点数目是1个符号1个采样点。于是将串行系统改为双路并行系统后，整个系统的运行时钟降低为2倍符号速率。根据上面的分析，由于载波恢复环路正常运行所需要的采样点个数是1个符号1个采样点，即运行时钟为1倍符号速率，故载波恢复环路可以沿用