集成电路设计技术与工具Ch05MOS场效应管的特性

集成电路设计技术与工具Ch05MOS场效应管的特性

ID:37503237

大小:511.00 KB

页数:67页

时间:2019-05-12

集成电路设计技术与工具Ch05MOS场效应管的特性_第1页
集成电路设计技术与工具Ch05MOS场效应管的特性_第2页
集成电路设计技术与工具Ch05MOS场效应管的特性_第3页
集成电路设计技术与工具Ch05MOS场效应管的特性_第4页
集成电路设计技术与工具Ch05MOS场效应管的特性_第5页
资源描述:

《集成电路设计技术与工具Ch05MOS场效应管的特性》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第五章MOS场效应管的特性5.1MOS场效应管5.2MOS管的阈值电压5.3体效应5.4MOSFET的温度特性5.5MOSFET的噪声5.6MOSFET尺寸按比例缩小5.7MOS器件的二阶效应15.1MOS场效应管5.1.1MOS管伏安特性的推导两个PN结:1)N型漏极与P型衬底;2)N型源极与P型衬底。同双极型晶体管中的PN结一样,在结周围由于载流子的扩散、漂移达到动态平衡,而产生了耗尽层。一个电容器结构:栅极与栅极下面的区域形成一个电容器,是MOS管的核心。图5.12MOSFET的三个基本几何参数栅长:L栅宽:W氧化层厚度:tox3MOSFET的三个基本几何参数Lmin、Wmin和

2、tox由工艺确定Lmin:MOS工艺的特征尺寸(featuresize)决定MOSFET的速度和功耗等众多特性L和W由设计者选定通常选取L=Lmin,由此,设计者只需选取WW影响MOSFET的速度,决定电路驱动能力和功耗4MOSFET的伏安特性:电容结构当栅极不加电压或加负电压时,栅极下面的区域保持P型导电类型,漏和源之间等效于一对背靠背的二极管,当漏源电极之间加上电压时,除了PN结的漏电流之外,不会有更多电流形成。当栅极上的正电压不断升高时,P型区内的空穴被不断地排斥到衬底方向。当栅极上的电压超过阈值电压VT,在栅极下的P型区域内就形成电子分布,建立起反型层,即N型层,把同为N型的源

3、、漏扩散区连成一体,形成从漏极到源极的导电沟道。这时,栅极电压所感应的电荷Q为,Q=CVge式中Vge是栅极有效控制电压。5非饱和时,在漏源电压Vds作用下,这些电荷Q将在时间内通过沟道,因此有MOS的伏安特性电荷在沟道中的渡越时间为载流子速度,Eds=Vds/L为漏到源方向电场强度,Vds为漏到源电压。为载流子迁移率:µn=650cm2/(V.s)电子迁移率(nMOS)µp=240cm2/(V.s)空穴迁移率(pMOS)6MOSFET的伏安特性—方程推导非饱和情况下,通过MOS管漏源间的电流Ids为:='.0栅极-沟道间氧化层介电常数,'=4.5,0=0.88

4、541851.10-11C.V-1.m-1Vge是栅级对衬底的有效控制电压其值为栅级到衬底表面的电压减VT7当Vgs-VT=Vds时,满足:Ids达到最大值Idsmax,其值为Vgs-VT=Vds,意味着近漏端的栅极有效控制电压Vge=Vgs-VT-Vds=Vgs-Vds-VT=Vgd-VT=0感应电荷为0,沟道夹断,电流不会再增大,因而,这个Idsmax就是饱和电流。MOS的伏安特性—漏极饱和电流8MOSFET特性曲线在非饱和区线性工作区在饱和区(Ids与Vds无关).MOSFET是平方律器件!95.1.2MOSFET电容的组成MOS电容是一个相当复杂的电容,有多层介质:首先,在栅

5、极电极下面有一层SiO2介质。SiO2下面是P型衬底,衬底是比较厚的。最后,是一个衬底电极,它同衬底之间必须是欧姆接触。MOS电容还与外加电压有关。1)当Vgs<0时,栅极上的负电荷吸引了P型衬底中的多数载流子—空穴,使它们聚集在Si表面上。这些正电荷在数量上与栅极上的负电荷相等,于是在Si表面和栅极之间,形成了平板电容器,其容量为,通常,ox=3.98.85410-4F/cm2;A是面积,单位是cm2;tox是厚度,单位是cm。10MOS电容—SiO2和耗尽层介质电容2)当Vgs>0时,栅极上的正电荷排斥了Si中的空穴,在栅极下面的Si表面上,形成了一个耗尽区。耗尽区中没有可以

6、自由活动的载流子,只有空穴被赶走后剩下的固定的负电荷。这些束缚电荷是分布在厚度为Xp的整个耗尽区内,而栅极上的正电荷则集中在栅极表面。这说明了MOS电容器可以看成两个电容器的串联。以SiO2为介质的电容器——Cox以耗尽层为介质的电容器——CSi总电容C为:比原来的Cox要小些。11MOS电容—束缚电荷层厚度耗尽层电容的计算方法同PN结的耗尽层电容的计算方法相同:利用泊松公式式中NA是P型衬底中的掺杂浓度,将上式积分得耗尽区上的电位差:从而得出束缚电荷层厚度12MOS电容—耗尽层电容这时,在耗尽层中束缚电荷的总量为,它是耗尽层两侧电位差的函数,因此,耗尽层电容为,是一个非线性电容,

7、随电位差的增大而减小。13MOS电容—耗尽层电容特性随着Vgs的增大,排斥掉更多的空穴,耗尽层厚度Xp增大,耗尽层上的电压降就增大,因而耗尽层电容CSi就减小。耗尽层上的电压降的增大,实际上就意味着Si表面电位势垒的下降,意味着Si表面能级的下降。一旦Si表面能级下降到P型衬底的费米能级,Si表面的半导体呈中性。这时,在Si表面,电子浓度与空穴浓度相等,成为本征半导体。14MOS电容—耗尽层电容特性(续)3)若Vgs再增大,排斥掉更多的空穴,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。