低功耗设计技术(1)

低功耗设计技术(1)

ID:38510768

大小:503.50 KB

页数:32页

时间:2019-06-13

低功耗设计技术(1)_第1页
低功耗设计技术(1)_第2页
低功耗设计技术(1)_第3页
低功耗设计技术(1)_第4页
低功耗设计技术(1)_第5页
资源描述:

《低功耗设计技术(1)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、低功耗设计技术(1)陈虎2004年5月主要内容低功耗的基本理论降低功耗的手段电路级逻辑级体系结构级软件总线的低功耗技术总线编码总线编码的效果总线拆分微处理器的功耗特征基本理论PentiumAlpha21264StrongARM110TIC6102基于Leon的SoC系统级功耗评估总结低功耗的基本理论动态功耗:电压(平方),频率,电容,翻转率降低电压将导致频率(性能)下降,需要降低门限电压降低门限电压将导致静态电流(功耗)增加结论:降低电压并不能完全解决问题功耗和延时的折衷(E-E0)*(D-D0)=γ*E0D0(γ=

2、0.2~0.4)提示:电路固有其复杂性特征,综合工具只能在功耗和性能之间取得折衷降低功耗的手段降低功耗的主要手段电路级:可变电压(门限电压和工作电压)变频率(需要快速PLL支持,或专门的时钟多路开关)优化的定制设计(降低时钟负载,晶体管尺寸优化等)减少存储器的功耗(减少漏电流)异步电路(完全取消时钟)半频(时钟的上升沿和下降沿可用于同步事件,从而将主频降低一半)半偏移时钟(时钟仅在工作电压的一半)需要定制电路的设计技术!?降低功耗的主要手段逻辑级门控时钟(最多可以减少60%)电路设计优化,降低信号翻转率逻辑电路优化时

3、序电路优化(FSM的分解)布局优化均衡整个时钟树分布,时钟树中的缓冲数目减少了约40%,线和单元电容减少了约20%。减少时钟线电容:采用双倍线间距布置时钟线集中寄存器于特定区域优化单元布局以最小化时钟树面向功耗优化的综合(减少8%左右)多频率降低功耗的主要手段并行处理(降低主频)总线和Cache的优化软硬件划分(选择合适的实现手段:专用硬件,DSP软件,CPU的软件?)指令级功耗优化(选取最小功耗的指令集合来实现应用)控制-数据流变换(用于数字信号处理的专用电路)降低功耗的主要手段动态功耗管理指允许系统进入睡眠状态的

4、控制方法,主要用于控制微处理器,硬盘和手持式设备。应用算法编译技术总线的低功耗技术两种基本的总线编码方式INV方案:INC方案:当连续两个地址的Hamming距离小于N/2时,保持地址输出(INV=0),否则将INV设置为1,并输出地址的反当地址保持递增时,加入的INC信号为1,地址保持不变,否则INC为1,输出新的地址微处理器的地址特征与总线编码微处理器发出的地址流:指令流(很好的顺序性,63%)数据流(顺序性较差,仅11%)两者合并后为57%。顺序性很好的指令流,INC方法较好顺序性差的数据流,INV方案较好额外

5、的SEL信号区分指令流和数据流:在指令流时采用INC方案,在数据流时采用INV方案。基于字典的自适应编码N位数据被分为了三个区域,[N-1,WI],[WI-1,WO],[WO-1,0](N=32,WO=6,WI=3),[WO-1,0]为固定传输区域以[WI-1,WO]作为访问字典的地址,并将字典中的数据与[N-1,WI]的数据比较,如果相同:设置状态线为1,不传输[N-1,WI]位的数据。解码端使用字典中的数据作为总线结果如果不同:设置状态线为0,传输[N-1,WI]的数据,编解码双方都将更新字典其他总线编码方式在地

6、址总线方面,还包括Gray码,T0-XOR码,偏移表示,金字塔码等等。在数据总线方面,还包括BITS,码表编码,基于概率的映射等等。这些算法目的是减少总线上的信号翻转率,但是过于复杂的编解码方案可能导致额外的功耗,甚至有超过在总线上节省的功耗。基于AHB总线编码的实际案例有两个主要特点:每个字节都有相应的INV标志位来单独编解码。外存包括两个体一个为8位的数据存储器,一个为1位的INV标志存储器。在随机测试向量下,对于32位(16b,8b),可以节约19%(5%,1%)的功耗对于两维卷积运算的应用(32位),则可以节

7、约22%的功耗可能存在的问题:在外存上保持AHB上的编码模式,可能会导致外围存储器的访问功耗增加,而且不利于其他部件共享。没有讨论对于地址总线的低功耗优化。总线编码的性能开销应用背景:8051的8位程序总线的数据部分采用了INV方案,地址部分采用了INC方案。编解码模块可以通过程序控制来决定是否使用。在没有使用总线编码方案时,总线主频20MHZ,采用了总线编码方案后,总线主频60ns(16.7MHZ)。对多个典型程序测试表明,在使用编解码模块时,虽然程序的执行时间延长了20%,但是总的能量功耗下降了23%(功率下降了

8、36%)。总线拆分技术三态总线被分为两段BUS1和BUS2,通过双向缓冲连接。当总线通信的主/从设备从属于同一个总线段时,双向缓冲将被截断。此时总线的驱动将减少。与双总线相比,该方案仅有一套总线控制系统。根据系统中各个部件之间的通信比例划分总线的思想却是值得借鉴的。微处理器的功耗特征微处理器内部结构与功耗的关系不同应用背景(如SpecInt和S

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。