集成电路版图设计(适合微电子专业)

《集成电路版图设计(适合微电子专业)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、集成电路的版图设计专题1目录1.什么是版图？2.版图设计过程3.版图设计的准备工作4.集成电路版图设计规则5.集成电路版图设计举例2什么是集成电路？(相对分立器件组成的电路而言)把组成电路的元件、器件以及相互间的连线放在单个芯片上，整个电路就在这个芯片上，把这个芯片放到管壳中进行封装，电路与外部的连接靠引脚完成。什么是集成电路设计？根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。31.什么是版

2、图？根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，实现IC设计的最终输出。版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。版图与所采用的制备工艺紧密相关。42.版图设计过程由底向上过程主要是布局布线过程布局：将模块安置在芯片的适当位置，满足一定目标函数。对级别最低的功能块，是指根据连接关系，确定各单元的位置，级别高一些的，是分配较低级别功能块的位置，使芯片面积尽量小。布线：根据电路的连接关系（连接表）在指定区域（面积、形状、层次）百分之百完成连线。布线均匀，优化连线

3、长度、保证布通率。5什么是分层分级设计？将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。一般来说，级别越高，抽象程度越高；级别越低，细节越具体6多路转换开关(MUX--Multiplexer)算术/逻辑单元(ALU–ArithmeticLogicUnit中央处理器(CPU–CentralProcessingUnit)寄存器传输级（RTL—registert

4、ransferlevel）Y型图集成电路的功能集成电路的逻辑和电路组成集成电路掩膜版的几何特性和物理特性的具体实现层次7从层次和域表示分层分级设计思想域：行为域：集成电路的功能结构域：集成电路的逻辑和电路组成物理域：集成电路掩膜版的几何特性和物理特性的具体实现层次：系统级、算法级、寄存器传输级(也称RTL级)、逻辑级与电路级8集成电路设计与制造的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求9集成电路的设计过程：设计创意+仿真验证集成电路芯片设计过程框架From吉利久教授是功能要求行为设计（VHDL

5、）行为仿真综合、优化——网表时序仿真布局布线——版图后仿真否是否否是Singoff—设计业—10系统级行为、性能描述CPU、存储器、控制器等芯片、电路板、子系统算法级I/O算法硬件模块、数据结构部件间的物理连接RTL级状态表ALU、寄存器、MUX微存储器芯片、宏单元逻辑级布尔方程门、触发器单元布图电路级微分方程晶体管、电阻、电容管子布图11设计信息描述分类内容语言描述(如VHDL语言、Verilog语言等)功能描述与逻辑描述功能设计功能图逻辑设计逻辑图电路设计电路图设计图版图设计符号式版图,版图12举例：功能描述x=a’b+

6、ab’的逻辑图13CMOS与非门的电路图14CMOS反相器的掩膜版图场SiO2栅SiO2栅SiO215版图设计就是按照线路的要求和一定的工艺参数，设计出元件的图形并进行排列互连，以设计出一套供IC制造工艺中使用的光刻掩膜版的图形，称为版图或工艺复合图。版图设计是制造IC的基本条件，版图设计是否合理对成品率、电路性能、可靠性影响很大，版图设计错了，就一个电路也做不出来。若设计不合理，则电路性能和成品率将受到很大影响。版图设计必须与线路设计、工艺设计、工艺水平适应。版图设计者必须熟悉工艺条件、器件物理、电路原理以及测试方法。16

7、作为一位版图设计者，首先要熟悉工艺条件和器件物理，才能确定晶体管的具体尺寸。铝连线的宽度、间距、各次掩膜套刻精度等。其次要对电路的工作原理有一定的了解，这样才能在版图设计中注意避免某些分布参量和寄生效应对电路产生的影响。同时还要熟悉调试方法，通过对样品性能的侧试和显微镜观察，可分析出工艺中的间题。也可通过工艺中的问题发现电路设计和版图设计不合理之处，帮助改版工作的进行。特别是测试中发现某一参数的不合格，这往往与版图设计有关。17典型的IC设计流程行为描述行为级综合逻辑综合版图综合掩膜将行为级描述（HDL）转换成寄存器传输级（

8、RTL）的结构描述•将逻辑级的行为描述（状态转移图、布尔方程、真值表、转换成逻辑级的结构描述（逻辑门的网表）；•逻辑优化•逻辑仿真，采用硬件仿真（PLD、FPGA）•测试综合（提供自动测试图性生成，可消除设计中的冗余逻辑，诊断设计中的不可测逻辑结构）将门级网表转化成版图（完成布局、布线）A