半导体器件半导体工艺氧化

《半导体器件半导体工艺氧化》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、半导体工艺简介物理与光电工程学院张贺秋参考书：《芯片制造－半导体工艺制程实用教程》，电子工业出版社，赵树武等译，2004-10室内环境：要求很严，恒温、恒湿、气流名称集成度（数字MOS集成电路）小规模集成电路（SSI）<100中规模集成电路（MSI）102~103大规模集成电路（LSI）103~105超大规模集成电路（VLSI）105~107甚大规模集成电路（ULSI）107~109巨大规模集成电路>109环境级别最大颗粒尺寸（m）甚大规模集成电路生产车间10.1超大规模集成电路生产车间100.3

2、封装区域1000~100000.5住房100000室外>500000硅——热氧化目的1、列出硅器件中，二氧化硅膜层的基本用途。2、描述热氧化的机制。3、列出热氧化反应中的氧化剂及用途。4、解释氧化条件及基底条件对氧化的影响。二氧化硅层的用途1、表面钝化2、掺杂阻挡层3、表面绝缘体4、器件绝缘体O2O2O2<100nmTox=(B/A)t线性阶段OriginalSi>100nmTox=(Bt)1/2抛物线阶段热氧化的机制受限反应，受限扩散反应Si(S)+O2(V)—>SiO2(S)DryOxidati

3、onSi(S)+O2(V)—>SiO2(S)WetOxidation（streamOxidation）Si(S)+H2O(V)—>SiO2(S)+H2(V)氧化率的影响900-1200oC900-1200oC1、氧化源：干氧<湿氧(发泡、干法)

4、位错缺陷。缺点：在利用高压氧化时要注意安全问题和高压系统带来的污染问题。常压<高压氧化率的影响3、晶向因为不同晶向其原子密度不同，所以在相同的温度、氧化气压等条件下，原子密度大的晶面，氧化生长速率要大，而且在低温时的线性阶段更为明显。4、掺杂物氧化率：高掺杂>低掺杂n型掺杂物：P、As、Sbp型掺杂物：B5、多晶硅与单晶硅相比氧化率更快氧化率的影响实际工艺中由于各个部分材料不同，造成氧化层厚度不均匀，出现台阶。氧化质量评估氧化后要对氧化质量进行评估，因为有些检测是破坏性的，所以在把一批晶园送入炉管的

5、同时，在不同位置放置一定数量的专门用来测试的样片。一般情况下主要包括表面检测和厚度检测表面检测通常在高亮的紫外线下对每片晶园进行检测，包括表面颗粒、不规则度、污点都会在紫外线下显现。厚度检测对厚度的检测非常重要，因为不同的器件或者不同目的要求，比如，MOS栅极氧化层的厚度要求就很严格。检测的技术包括：颜色比较、边沿记数、干涉、椭偏仪及电子扫描显微镜等。热氧化炉http://amuseum.cdstm.cn/AMuseum/ic/index_04_06_03_02.html作业：随着集成电路集成度提高

6、，氧化层的厚度也不断减小，甚至到达了二氧化硅层厚度的极限。问：什么因素限制了二氧化硅层的减小，可以采取什么方法进行解决？列出相关参考资料。