CMOS集成逻辑门的逻辑功能与参数测试

《CMOS集成逻辑门的逻辑功能与参数测试》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验三CMOS集成逻辑门的逻辑功能与参数测试一、实验目的l．掌握CMOS集成门电路的逻辑功能和器件的使用规则。2．学会CMOS集成门电路主要参数的测试方法二、实验原理1．CMOS集成电路是将N沟道MOS晶体管和P沟道MOS晶体管同时用于一个集成电路中，成为组合二种沟道MOS管性能的更优良的集成电路，CMOS集成电路的主要优点是：−9(1）功耗低，其静态工作电流在10A数量级，是目前所有数字集成电路中最低的，而TTL器件的功耗则大得多。10(2)高输入阻抗，通常大于10Ω，远高于TTL器件的输入阻抗。(3)接近理想的传输特性，输出高电平可达电源电压的99

2、．9％以上，低电平可达电源电压的0．1％以下，因此输出逻辑电平的摆幅很大，噪章容限很高。(4)电源电压范围广，可在+3V～+18V范围内正常运行。(5)由于有很高的输入阻抗，要求驱动电流很小，约0．1uA，输出电流在+5V电源下约为500uA，远小于TTL电路，如以此电流来驱动同类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS电路的扇出系数一般取10—20。2．CMOS门电路逻辑功能尽管CMOS与TTL电路内部结构不同，但它们的逻辑功能完全一样。

3、本实验将测定与门CC408l，或门CC4071，与非门CC401l，或非门CC400l的逻辑功能。3．CMOS与非门的主要参数CMOS与非门主要参数的定义及测试方法与TTL电路相仿，从略。4．CMOS电路的使用规则由于CMOS电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。1CMOS电路的使用规则如下：(1)V接电源正极，V接电源负极(通常接地)，不得接反。CC4000系列的电源DDSS允许电压在+3～+18V范围内选择，实验中一般要求使用+5～+15V。(2)所有输入端一律不准

4、悬空闲置输入端的处理方法：按照逻辑要求，直接接V(与非门)或接V(或非DDSS门)；在工作频率不高的电路中，允许输入端并联使用。(3)输出端不允许直接与V或V连接，否则将导致器件损坏。DDSS(4)在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。(5)焊接、测试和储存时的注意事项：电路应存放在导电的容器内，有良好的静电屏蔽；焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接；所有的测试仪器必须良好接地。三、实验仪器及设备1．数字逻辑实验箱1台2．元器件：直流毫安表、直流微安表、直流电压表、CC4011、CC4001

5、、CC4071、CC4081、电位器100K、电阻1K四、实验内容1．CMOS与非门CC4011参数测试（方法与TTL电路相同）IIII(1)测试CC4011一个门的CCL、CCH、iL、OL(2)测试CC4011一个门的传输特性(一个输入端作信号输入，另—个输入端接逻辑高电平)2．验证CMOS各门电路的逻辑功能，判断其好坏。验证与非门CC4011、与门CC4081、或门CC4071及或非门CC4001的逻辑功能。以CC4011为例：测试时，选好某一个14P插座，插入被测器件，其输入端A、B接逻辑开关的输出插口，其输出端Y接至逻辑电平显示器输入插口，拨

6、动逻辑电平开关，逐个测试各门的逻辑功能，并记入自制的表中。2五、实验记录ICCLICCHIiLIOLNo(mA)(mA)(mA)(mA)六、实验预习要求1．熟悉实验用各集成门引脚功能。2．画出各实验内容的测试电路与数据记录表格。3．画好实验用各门电路的真值表表格。4．各CMOS门电路闲置输入端如何处理?七、实验报告l．整理实验结果、，用坐标纸画出传输特性曲线。2．根据实验结果，写出各门电路的逻辑表达式，并判断被测电路的功能好坏。3