内存术语解析

内存术语解析

ID:40722512

大小:35.00 KB

页数:5页

时间:2019-08-06

内存术语解析_第1页
内存术语解析_第2页
内存术语解析_第3页
内存术语解析_第4页
内存术语解析_第5页
资源描述:

《内存术语解析》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、内存术语解释    BANK:BANK是指内存插槽de计算单位(也有人称为记忆库),它是计算机系统与内存间资料汇流de基本运作单位.    内存de速度:内存de速度是以每笔CPU与内存间数据处理耗费de时间来计算,为总线循环(buscycle)以奈秒(ns)为单位.    内存模块(MemoryModule):提到内存模块是指一个印刷电路板表面上有镶嵌数个记忆体芯片chips,而这内存芯片通常是DRAM芯片,但近来系统设计也有使用快取隐藏式芯片镶嵌在内存模块上内存模块是安装在PCde主机板上de专用插槽(Slot)上镶嵌在Mod

2、ule上DRAM芯片(chips)de数量和个别芯片(chips)de容量,是决定内存模块de设计de主要因素.    SIMM(SingleIn-lineMemoryModule):电路板上面焊有数目不等de记忆IC,可分为以下2种型态:     72PIN:72脚位de单面内存模块是用来支持32位de数据处理量.     30PIN:30脚位de单面内存模块是用来支持8位de数据处理量.    DIMM(DualIn-lineMemoryModule):(168PIN)用来支持64位或是更宽de总线,而且只用3.3伏特de电压

3、,通常用在64位de桌上型计算机或是服务器.    RIMM:RIMM模块是下一世代de内存模块主要规格之一,它是Intel公司于1999年推出芯片组所支持de内存模块,其频宽高达1.6Gbyte/sec.    SO-DIMM(SmallOutlineDualIn-lineMemoryModule)(144PIN):这是一种改良型deDIMM模块,比一般deDIMM模块来得小,应用于笔记型计算机、列表机、传真机或是各种终端机等.    PLL:为锁相回路,用来统一整合时脉讯号,使内存能正确de存取资料.    Rambus内存模

4、块(184PIN):采用DirectRDRAMde内存模块,称之为RIMM模块,该模块有184pin脚,资料de输出方式为串行,与现行使用deDIMM模块168pin,并列输出de架构有很大de差异.    6层板和4层板(6layersV.S.4layers):指de是电路印刷板PCBPrintedCircuitBoard用6层或4层de玻璃纤维做成,通常SDRAM会使用6层板,虽然会增加PCBde成本但却可免除噪声de干扰,而4层板虽可降低PCBde成本但效能较差.    Register:是缓存器de意思,其功能是能够在高速

5、下达到同步de目de.    SPD:为SerialPresenceDetectde缩写,它是烧录在EEPROM内de码,以往开机时BIOS必须侦测memory,但有了SPD就不必再去作侦测de动作,而由BIOS直接读取SPD取得内存de相关资料.    Parity和ECCde比较:同位检查码(paritycheckcodes)被广泛地使用在侦错码(errordetectioncodes)上,他们增加一个检查位给每个资料de字元(或字节),并且能够侦测到一个字符中所有奇(偶)同位de错误,但Parity有一个缺点,当计算机查到某

6、个Byte有错误时,并不能确定错误在哪一个位,也就无法修正错误.    缓冲器和无缓冲器(BufferV.S.Unbuffer):有缓冲器deDIMM是用来改善时序(timing)问题de一种方法无缓冲器deDIMM虽然可被设计用于系统上,但它只能支援四条DIMM.若将无缓冲器deDIMM用于速度为100Mhzde主机板上de话,将会有存取不良de影响.而有缓冲器deDIMM则可使用四条以上de内存,但是若使用de缓冲器速度不够快de话会影响其执行效果.换言之,有缓冲器deDIMM虽有速度变慢之虞,但它可以支持更多DIMMde使用

7、.    自我充电(Self-Refresh):DRAM内部具有独立且内建de充电电路于一定时间内做自我充电,通常用在笔记型计算机或可携式计算机等de省电需求高de计算机.    预充电时间(CASLatency):通常简称CL.例如CL=3,表示计算机系统自主存储器读取第一笔资料时,所需de准备时间为3个外部时脉(Systemclock).CL2与CL3de差异仅在第一次读取资料所需准备时间,相差一个时脉,对整个系统de效能并无显著影响.    时钟信号(Clock):时钟信号是提供给同步内存做讯号同步之用,同步记忆体de存取动

8、作必需与时钟信号同步.    电子工程设计发展联合会议(JEDEC):JEDEC大部分是由从事设计、发明de制造业尤以有关计算机记忆模块所组成de一个团体财团,一般工业所生产de记忆体产品大多以JEDEC所制定de标准为评量.    只读存储器RO

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。