基于FPGA占空比检测系统

《基于FPGA占空比检测系统》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、北华大学电子系统工程实习报告——基于FPGA的脉冲占空比测量系统设计学院：电气信息工程学院专业：电子信息工程班级：姓名：学号：指导教师：实习日期：2015.9.07—2015.9北华大学电子系统设计实习目录1实习题目12实习目的与要求13实习内容14实习原理24.1Multisim软件24.2QuartusII软件24.3ModeSim软件34.4UA741CN芯片35系统硬件电路设计与程序流程设计35.1系统电压放大硬件电路设计35.2系统软件程序流程设计36系统调试与仿真56.1实验步骤56.2系统仿真67实验结论与分析68实习心得89参考文献8附录程序代码及电路原理

2、图9附录程序代码9电路原理图14PCB图14实物图15-1-北华大学电子系统设计实习1实习题目基于FPGA矩形脉冲占空比测量系统。2实习目的与要求在两周的实习中，需掌握verilog语言的使用，提高模拟电路设计的能力，掌握FPGA器件基本使用方法，掌握波形发生器及示波器等仪器的使用方法，通过方案设计来对测量系统进行逐步实现，最终完成实习。实习要求如下：1.被测信号为矩形波，频率范围为1Hz～5MHz；2.被测信号峰峰值电压范围为50mV～1V；3.被测脉冲信号占空比的范围为10%～90%；4.显示的分辨率为0.1%，测量相对误差的绝对值不大于0.01。系统框图如图2.1所

3、示：模拟电压放大模块占空比测量模块按键启动模块波形发生器数码管显示模块显示占空比Cnt2停止计数，计算占空比结束判断被测信号是否有下降沿Cnt1停止计数，计算占空比图2.1系统架构图3实习内容1.在模拟电路部分利用运算放大器对50mV～1V电压进行放大，所以需要设计出电压放大电路，仿真完成后，并作出实物；2．在数字电路部分利用quartusII11.0软件进行设计，用verilog语言进行编辑程序，用ModelSim进行时序仿真，直至占空比测量满足误差位置；3．在时序仿真完成后，加上按键控制，数码管显示模块，BCD码转换模块，在对管脚进行正确分配后，下到FPGA中对系统进

4、行测试，在实际情况下对系统进行调试。-17-北华大学电子系统设计实习4实习原理4.1Multisim软件Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。使用Multisim交互式地搭建电路原理图，并对电路进行仿真。Multisim提炼了SPICE仿真的复杂内容，无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教

5、育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。4.2QuartusII软件QuartusII可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。QuartusII支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。此外，QuartusII通过和

6、DSPBuilder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。QuartusII提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；QuartusII功能如下：芯片（电路）平面布局连线编辑；LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的

7、后续模块；功能强大的逻辑综合工具；完备的电路功能仿真与时序逻辑仿真工具；定时/时序分析与关键路径延时分析；高效的期间编程与验证工具；可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。-17-北华大学电子系统设计实习4.3ModeSim软件Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和