第4单元 集成逻辑门电路和组合逻辑门电路

《第4单元 集成逻辑门电路和组合逻辑门电路》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、国家职业技能鉴定培训高级《维修电工》培训课程第四单元集成逻辑门电路和组合逻辑门电路昆山市劳动局培训中心本单元重点知识点1、三态门和OC门逻辑应用。2、组合逻辑电路的分析与设计方法。3、编码器和译码器的实践应用。4、数据选择器和全加器的实践应用。王树生劳动局第四单元集成逻辑门电路和组合逻辑门电路第四单元集成逻辑门电路和组合逻辑门电路数字集成电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。作为高级电工，主要能看懂典型数字集成电路的真值表，熟悉逻辑功能，以便正确使用。使用时连接：电源、输入和输出。具有体

2、积小、可靠性高、速度快、而且价格便宜的特点。数字集成电路按内部结构分为TTL电路和MOS电路两种。第四单元集成逻辑门电路和组合逻辑门电路第一节TTL电路一、TTL与非门的工作原理TTL型电路：输入和输出端结构都采用了半导体晶体管，称之为:Transistor—TransistorLogic。第四单元集成逻辑门电路和组合逻辑门电路+5VABR1V1R2V2R3L=ABR4R5V3V4V5输入级输出级中间级＆ABL逻辑功能：全1出0,有0出1TTL与非门第四单元集成逻辑门电路和组合逻辑门电路悬空的输入端相当于接高电平。为了防

3、止干扰，可将悬空的输入端接高电平。通用：UOH≥2.4V，UOL≤0.4V典型值：输出高电平UOH=3.4V，输出低电平UOL=0.3VTTL与非门电路的阈值电压UT=1.4V1、输出端2、输入端：典型值：输入高电平UIH=3.4V，输入低电平UIL=0.3V当UI≥UT时，UI=“1”，UI

4、四单元集成逻辑门电路和组合逻辑门电路+5VABR1V1R2V2R3LV5＆ABL◇三、OC门第四单元集成逻辑门电路和组合逻辑门电路＆ABL1◇＆ABL2◇＆ABL3◇+UccL=L1L2L3RcOC门的线与接法：使用OC门的关键是选择外接RL:根据带负载情况确定。一般与非门电路不允许采用线与接法。第四单元集成逻辑门电路和组合逻辑门电路第二节MOS电路一、场效应管简介场效应管是一种电压型控制器件；分为结型和绝缘栅型（MOS型）两种；1、NMOS增强型场效应管gdsgds+UDDUiUoR第四单元集成逻辑门电路和组合逻辑门电

5、路二、NMOS电路1、NMOS非门gds+UDDUiUo当Ui为低电平，截止，Uo为高电平当Ui为高电平，导通，Uo为低电平R第四单元集成逻辑门电路和组合逻辑门电路2、CMOS门电路CMOS门电路是由N沟道MOS管和P沟道MOS管互补而成。CMOS非门逻辑关系：当Vi为低电平时，VN截止，VP导通。VO≈VDD，输出为高电平。当Vi为高电平时，VN导通，VP截止，VO≈0V，输出为低电平。由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。VOVDDVNVP第四单元集成逻辑门电路和组

6、合逻辑门电路第三节组合逻辑电路的分析与设计方法组合电路时序电路功能：输出只取决于当前的输入数字电路组成：门电路，不存在记忆元件功能：输出取决于当前的输入原来的状态组成：门电路记忆元件例如：编码器、译码器、数据选择器等例如：寄存器、记数器等第四单元集成逻辑门电路和组合逻辑门电路一、组合逻辑电路的分析方法分析步骤：给定逻辑图电路逻辑功能分析1、由给定的逻辑图逐级写出逻辑函数式；2、对函数式进行化简，化简成最简与或式；3、列出真值表，得出电路的逻辑功能。第四单元集成逻辑门电路和组合逻辑门电路二、组合逻辑电路的设计方法设计步骤：

7、给出逻辑功能画出逻辑图设计1、分析实际问题的逻辑含义，列出真值表；2、根据真值表列出函数式，化简为最简与或式；3、根据最简与或式画出逻辑电路图。第四单元集成逻辑门电路和组合逻辑门电路第四节常用中规模集成组合逻辑电路一、编码器编码器是把信号转换为二进制码的组合逻辑电路。功能：一组高低电平二进制码以8421BCD编码器为例，熟悉编码器的设计过程和工作原理。编码器Y0Y1Y2Y9DCBA二进制代码(8421BCD)一组高低电平第四单元集成逻辑门电路和组合逻辑门电路二、译码器与编码器功能相反的逻辑电路就是译码器。编码器是把二进制

8、码转换信号为的组合逻辑电路。功能：二进制码一组高低电平以2/4译码器为例，熟悉译码器的设计过程和工作原理。2—4线译码器BAY0Y1Y2Y3E一组高低电平二进制码使能端3/8译码器输入选择允许(使能)输出数据输出1234567816151413121110974LS138第四单元集成逻辑门电路和组合逻辑门电路第四单元