基于﹢FPGA﹢的﹢DVI﹢视频接收器设计

《基于﹢FPGA﹢的﹢DVI﹢视频接收器设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、March2012Vol.43No.1(serialNo.147)航空电子技术AVIONICSTECHNOLOGY基于FPGA的DVI视频接收器设计12汪溢，于乐（1.海军驻上海地区航空军事代表室，上海200233；2.中国航空无线电电子研究所，上海200233）[摘要]针对目前DVI视频传输的大规模应用，给出了一个符合DVI1.0规范的基于XilinxVirtex-5FPGA的DVI视频接收器的实现方法。该方法利用简单的电阻电容和FPGA内置数字控制阻抗（DCI）功能来实现TMDS电平的转换，利用FPGA内置的DDR和ISERDES实现DVI数据的串并转换，利

2、用FPGA内置时钟资源实现时钟恢复和相位调整，最后经过逻辑解码，输出并行带同步信号的视频数据。[关键词]数字视频接口(DVI)；FPGA；最小化传输差分信号(TMDS)；接收器[中图分类号]TN948.55[文献标识码]A[文章编号]1006-141X（2012）01-0030-04DVIReceiverDesignBasedonFPGA12WANGYi,YULe（1.AeronauticalMilitaryRepresentativeOfficeResidentinShanghaiRegionfortheNarvForce，Shanghai200233，Chi

3、na;2.ChinaNationalAeronauticalRadioElectronicsResearchInstitute,Shanghai200233,China）Abstract:DVIvideotransferprotocolarewidelyused,asaresult,thedesignmethodofDVIreceiveronXilinxVirtex-5FPGAaccordingtoDVI1.0specificationispresented.TheTMDSstandardisconvertedsimplybyresistor,capacitor

4、terminationsandbuild-inDCIinFPGA.TheserialdataistransferredtoparallelbyDDRandISERDESmoduleinFPGA.Theclockisrecoveredandde-skewedbyFPGAclockmanagerresources.Finally,parallelvideodatawithsyncsignalsisdecoded.Keywords:digitalvisualinterface(DVI);FPGA;transitionminimizeddifferentialsigna

5、ling(TMDS);receiver的理论带宽。由于其高带宽、长距离、抗干扰能力1引言强的优势，很快成为数字显示系统中的主流，并逐1999年由IBM，Intel等公司组成的数字显示步从商用领域向工业领域发展，从而取代了传统的工作组制定了数字视频接口（DVI：DigitalVisual模拟视频信号传输方式。错误！未找到引用源。Interface）标准。该标准采用三路最小TMDS区别于其他常用的LVDS，CML等高速化传输差分信号（TMDS:TransitionMinimized串行差分信号标准的特征是采用接收端端接电源DifferentialSignaling）

6、高速差分串行数据通道和一的方法（如0所示）。其中端接电阻RT=50Ω，端接路TMDS差分时钟通道来传输数字视频信号（如0电压AVcc=3.3V，输出端的单端信号摆幅为所示）。单通道TMDS最大带宽为1.65Gbps，标准400~600mV，输入端差分信号摆幅为150~1200mV错误！未找到引用源。可支持双链路6通道的DVI接口，提供9.9Gbps。30基于FPGA的DVI视频接收器设计汪溢等2012年3月第43卷第1期(总第147期)TMDSTMDSTMDS发送器链路接收器编码通道0接收并转串解码编码通道1接收并转串解码内部通道对齐编码通道2接收并转串解码

7、通道C图1单链路DVI信号发送接收示意图电平转换、时钟恢复、相位调整、串并转换、DVI解码和通道对齐几个部分组成。除电平转换部分需要一些外置电阻电容外，其余电路均由FPGA内部资源实现。最终输出信号为并行的24bitRGB信号以及行场等DVI规范中的辅助控制信号。图2TMDS差分信号传输示意图DVI采用独特的TMDS编码标准对视频数据进行8bit到10bit的转换，并与行场控制信号统一编码。编码方式能消除输出信号的直流分量，提供时钟恢复和字节对齐等功能。尽管DVI是一种数字视频传输方式，但由于其特殊的电气标准，以及高速串行信号长距离传输后导致的时钟偏移抖动问题，

8、使得FPGA不能直接接收