PLD地原理与应用.ppt

《PLD地原理与应用.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、可编程逻辑器件原理与应用1可编程逻辑器件的基本原理1概述2实现原理LOREMIPSUMDOLOR1.1概述可编程逻辑器件（PLD）是厂家作为一种通用型器件生产的半定制电路，用户利用软件和硬件开发工具对器件进行设计和编程，通过配置、更改器件内部逻辑单元和连接结构，从而实现所需要的逻辑功能。可用于实现各种逻辑功能的器件，最基本的逻辑器件关系为“与”、“或”、“非”；广为应用的门电路都是逻辑电路，比如74LS08，74LS32；复杂的逻辑功能器件：MPU和CUP。1标准单元器件：市场上的定型产品2订制器件：可按要

2、求特制；芯片面积小、成本高、设计周期长3由“标准件”组合成“特定的逻辑功能芯片”是很麻烦的1.1.1特点1可编程只读存储器PROM和可编程逻辑阵列PLA2可编程阵列逻辑PAL3通用可编程阵列逻辑GAL4复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA1.1.2发展进程1简化系统设计，增强设计的灵活性2高性能，提高系统处理速度3可靠性高4降低成本，缩短设计周期，减小系统体积5系统具有加密功能6在线配置功能1.1.3优点1.1.4常用分类方法1、按器件集成度划分。这种分类方法比较粗糙，一般以GAL22V10

3、作为对比，集成度大于它的成为低密度可编程器件，反之则称为高密度可编程逻辑器件。GAL22B10的集成密度根据制造商的不同，大致在500-750门之间。乘积项结构器件。其基本结构为“与-或阵列”的器件。简单PLD、EPLD及CPLD都属于此类器件。LOREM1查找表结构器件。其基本结构类似于“门阵列”的器件，它由简单的查找表组成可编程逻辑门，再构成阵列形式。大多数FPGA都属于此类器件。LOREM21.1.4常用分类方法2按器件结构类型划分1熔丝（Fuse）型器件2反熔丝（Antifuse）型器件3UEPRO

4、M型器件4EEPROM型器件5SRAM型器件6FLASH型器件1.1.4常用分类方法3按编程工艺划分CPLD。掉电后重新上电还能持编程信息的器件。LOREM1FPGA。掉电后不能保持编程信息的器件。LOREM21.1.4常用分类方法4根据其掉电后重新上电能否保持变成信息划分1.1.5基本结构（1）输入缓冲电路用以产生输入变量的原变量和反变量，并提供足够的驱动能力。（2）与阵列由多个多输入与门组成，用以产生输入变量的各乘积项。（3）或阵列由多个多输入或门组成，用以产生或项，即将输入的某些乘积项相加。（4）输入

5、回路因器件的不同而有所不同，但总体可分为两大类：1、固定输出；2、可组态输出。1.2实现原理任何组合逻辑均可化为“与或”表达式，从而用“与门-或门”的电路来实现。任何时序电路都可以由组合电路加上存储单元（触发器）构成。从原理上说“与或”阵列加上寄存器的结构就可以实现任何的数字逻辑电路。PLD器件采用与或阵列加上可灵活配置的互连线实现。由PLD结构可知，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数，再配以触发器，就可以实现时序逻辑函数。2主流芯片(CPLD,FPGA)的结构、特性2.1乘积项

6、结构的基本原理图就是所谓的乘积项结构，它实际上就是一个与或结构。可编程交叉点一旦导通，则实现了“与”逻辑，后面带有一个固定编程的“或”逻辑，这样就形成了一个组合逻辑。2.1乘积项结构的基本原理要实现一个组合逻辑的输出为，则对应的简化的输出表达式为图为采用乘积项结构来表示的逻辑示意图。2.2ispMACH4KCPLD内部结构图通用逻辑块（GLB）全局布线池（GRP）输入输出块（IOB）输出布线池（ORP）通用逻辑块（GLB）12.2ispMACH4KCPLD内部结构图如图所示，通用逻辑块的基本单元是宏单元（M

7、acrocell），每个GLB有16个宏单元、36个来自全局布线池的输入、可编程与阵列、一个时钟发生器和一些逻辑分配单元。它有16个连接到输出布线池的输出，同时会反馈到GRP。任何输入输出都必须经过GRP，这样也就意味着即使来自同一个GLB的信号也必须经过GRP。这种机制确保了GLB之间的互连通信有固定的、可预测的延时。2.2ispMACH4KCPLD内部结构图宏单元结构全局布线池（GRP）2输入输出块（IOB）32.2ispMACH4KCPLD内部结构图GRP是GLB之间互连管理的一个模块，它可以被编程，

8、所有的GLB之间的布线都必须经过它。I/O示意图IOB包括输出缓冲、输入缓冲、输出使能多路器、总线保持电路。每个输出管脚都支持一系列不同的输出标准，例如LVTTL、LVCMOS18、LVCMOS33、LVCMOS25、PCICompatible等等。它可以被配置成OD门（漏极开路的门电路）。输出布线池（ORP）42.2ispMACH4KCPLD内部结构图ORP允许宏单元的输出连接到一个IOB的几个I/O单元中，这