数字下变频器的设计与FPGA实现.pdf

数字下变频器的设计与FPGA实现.pdf

ID:52953024

大小:232.46 KB

页数:4页

时间:2020-04-03

数字下变频器的设计与FPGA实现.pdf_第1页
数字下变频器的设计与FPGA实现.pdf_第2页
数字下变频器的设计与FPGA实现.pdf_第3页
数字下变频器的设计与FPGA实现.pdf_第4页
资源描述:

《数字下变频器的设计与FPGA实现.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、《中国有线电视》2005(23)CHINADIGITALCABLETV#开发与应用#数字下变频器的设计与FPGA实现t郭浩,邓建国,董桢,张凡(西安交通大学,陕西西安710049)摘要:数字下变频技术在移动通信、数字广播、电视领域具有重要应用价值,然而专用的数字下变频芯片通常都是针对一定范围内的抽取率设计,因而在通用性强的同时也使得针对性较差,尤其是在较低抽取率情况下由于抽取滤波器的限制使性能恶化,往往需要额外的、较高阶的补偿滤波器才能获得满意效果。针对这一问题,提出一种数字下变频器的FPGA实现方案,该方案针对B3G移动通信系统中一个具体的

2、数字下变频指标要求进行了量体裁衣的设计,实现了高速、高性能的数字下变频。关键词:数字下变频;FPGA;抽取滤波器中图分类号:TN915.05文献标识码:B文章编号:1007-7022(2005)23-2327-04ADesignofDigitalDownConverterandanImplementofitBasedonFPGAtGUOHao,DENGJian-guo,DONGZhen,ZHANGFan(Xia'nJiaotongUniversity,ShaanxiXia'n710049,China)Abstract:DigitalDownC

3、onverter(DDC)technologyplaysanimportantroleinthepracticalfieldsofmobilecommunications,digitalbroadcastingandtelevision.HoweverusuallyDigitalDownConverterchipsarede-signedtoadapttothedemandthattheabstractionrateshouldcoveracertainrange,asaresultthattheper-formanceofDDCchipsa

4、renotgoodespeciallyatalowabstractionrate,althoughtheycanbeusedfordifferentabstractionrates,andanextracompensationfilterisrequiredtogainasatisfactoryperformance.Consideringtheproblemabove,aDDCmethodbasedonFPGAisputupinthispaper,whichisdesignedforthetargetofaspecificDDCapplic

5、ationofaB3Gmobilecommunicationsystem.AndthereforeaDDCwithahighspeedandahighperformanceisrealized.Keywords:DDC(DigitalDownConverter);FPGA;abstractionfilter1引言要是:一方面将包含所有信道的宽带信号进行信道分自20世纪90年代以来软件无线电技术引发了移离,分别提取需要的窄带信号;另一方面,对于分离的动通信领域的一场革新,数字下变频技术是软件无线窄带信号,可以大大降低其采样速率,即降低数据量,电

6、技术实现过程中的一个重要环节,其完成的任务主缓解基带部分的处理压力。数字下变频功能框图如图基金项目:国家高技术研究发展计划资助项目(2005AA123910)作者简介:郭浩(1980-),男,硕士研究生,研究方向为通信信号处理的FPGA实现;邓建国(1950-),男,教授,研究方向为为数字通信。2327郭浩等:数字下变频器的设计与FPGA实现《中国有线电视》2005年第23期1所示,当抽取率非常高时,一个理想的做法是多级实取,RCF滤波器设计为3级级联的CIC(CIC3)滤波器,现,功能框图如图2所示。完成2倍抽取。Matlab仿真结果(为避

7、免内存溢出,仿真时频率用1000Hz代替1MHz,以下不特别说明仿真条件相同,这种替代对均方误差有影响,但是不影响-2分析问题)表明此设计的均方误差为4.8@10,性能图1数字下变频功能框图较差。进一步实验发现,只要前级使用了CIC5滤波器,后面即使使用了64阶的FIR滤波器,其均方误-3差也只能改善到4.6@10,究其根本原因:由于图2数字下变频多级实现功能框图AD6624A滤波器组的限制,在该设计指标要求下,数字下变频可以选用专用的数字下变频芯片实带内平坦程度不够,引起高频失真较严重。现,也可以采用DSP或FPGA实现,下面将针对B3G方

8、案二,采用FPGA实现数字下变频。移动通信系统中的一个具体应用需求比较两种方案,进一步,我们发现,AD6624A的结构决定了其主并给出FPGA实现数字下变频的详细方

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。