第5章 微机中断系统和DMA控制方式_微机原理及单片机ppt课件.ppt

第5章 微机中断系统和DMA控制方式_微机原理及单片机ppt课件.ppt

ID:59208368

大小:3.24 MB

页数:45页

时间:2020-09-26

第5章 微机中断系统和DMA控制方式_微机原理及单片机ppt课件.ppt_第1页
第5章 微机中断系统和DMA控制方式_微机原理及单片机ppt课件.ppt_第2页
第5章 微机中断系统和DMA控制方式_微机原理及单片机ppt课件.ppt_第3页
第5章 微机中断系统和DMA控制方式_微机原理及单片机ppt课件.ppt_第4页
第5章 微机中断系统和DMA控制方式_微机原理及单片机ppt课件.ppt_第5页
资源描述:

《第5章 微机中断系统和DMA控制方式_微机原理及单片机ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章微机中断系统和DMA控制方式8259A可编程中断控制器及其应用学习目标了解8259A可编程中断控制器的结构和工作原理,以及中断控制器级联技术。理解8259A可编程中断控制器的编程及其应用。学习内容第一部分:8259A引脚和结构第二部分:8259A中断管理方式第三部分:8259A的控制字及编程使用第四部分:8259A级联方式连接第一部分8259A引脚和结构8259A中断控制器由INTEL公司设计。1片8259A管理8级中断源,多片8259A用级连方式可使管理级别扩充。使用单一+5V电源供电。1.8259A的内部结构IRR-中断请求寄存器(8位)保存

2、8个(IR0~IR7)外部中断请求信号Di=1,表示IRi引脚有中断请求Di=0,表示IRi引脚无中断请求IMR-中断屏蔽寄存器(8位)保存对中断请求信号IRi的屏蔽状态;Di=1,则IRi引入的中断被屏蔽(关闭);Di=0,则IRi引入的中断被开放。PR-优先权判别器(8位)当IR7~IR0端有多个中断请求同时发生时,由PR判定其最高优先权;在INTA脉冲期间将它置入中断服务寄存器ISR的相应位。ISR-中断服务寄存器(8位)保存正在被8259A服务着的中断状态;Di=1,表示IRi中断正在服务中;Di=0,表示没有被服务。8位双向三态缓冲器,构成8

3、259A与系统数据线的接口。对8259A编程写入的命令字和读出8259A状态信息都是通过它传送。数据总线缓冲器读写控制逻辑接收读/写控制信号RD/WR、片选信号CS和端口选择信号A0。一片8259A在系统中占用2个口地址,用地址线A0来选择端口;用高位地址线通过译码产生8259A的片选信号。通过INT端向CPU发中断请求信号,从INTA端接收CPU的中断响应信号,控制8259A进入中断状态。控制电路级连缓冲/比较器一片8259A只能接收8级中断,当超过8级时,可用多片8259A级联使用,构成主从结构。可扩充到64级。2.8259A的引脚功能D7~D0:

4、双向数据总线。传送控制、状态信息和中断类型号。WR*:写信号。输入,低电平有效。当有效时,8259A接收CPU送来的命令字。RD*:读信号。输入,低电平有效。当有效时,8259A将状态信息放入数据总线供CPU检测。A0:内部地址信号,输入。8259A只占两个地址,A0与CS*一同构成8259A的端口奇/偶地址选择。CS*:片选信号。输入,低电平有效。有效时,CPU可对该8259A进行读写。IR7~IR0:外部中断请求信号,输入。INT:中断请求信号,输出。当IR7~IR0任一引脚有中断请求时,8259A从INT向CPU发出中断请求信号。INTA:中断响

5、应信号,输入。当CPU接收到中断请求信号,在允许中断条件下,CPU响应中断,并发出中断响应信号到INTA端。CAS2~CAS0:级联信号,双向引脚。用于控制多片8259A的级联使用。主片:CAS2~CAS0引脚输出从片:CAS2~CAS0引脚输入SP/EN:双功能引脚。当缓冲方式时,该引脚输出,它用于总线收发器的使能信号;当非缓冲方式时,该引脚输入,SP=1表示该片是主片,SP=0表示该片是从片。第二部分8259A的中断管理方式中断触发方式电平触发方式当IR7~IR0出现高电平时,表示有中断请求。这个高电平应持续到8259A收到第一个中断响应脉冲之前。

6、边沿触发方式当IR7~IR0出现由低电平到高电平的跃变,表示有中断请求。中断屏蔽方式普通屏蔽方式将IMR中某一位或几位置“1”,即可将相应位的中断请求屏蔽。例如,将11110000写入IMR,即可屏蔽IR7~IR4的中断,开放IR3~IR0的中断。特殊屏蔽方式通常情况下,当一个中断被响应时,禁止同级或较低级别的中断请求。在特殊屏蔽方式下,当一个中断被响应时,仅屏蔽同级别的再次中断,较低或较高级别的中断请求可被允许进入。中断优先级别设置方式完全嵌套方式(固定优先级方式)IR7~IR0的优先级固定,IR0为最高级,IR1次之,IR7为最低级。CPU响应某一

7、级中断时,8259A将ISR中与该中断源对应的那一位置“1”,并自动禁止同级和较低级的中断请求,但高优先级中断可中断当前的服务,实现中断嵌套。特殊全嵌套方式当CPU正处理某级中断请求时,禁止较低级别和同级的中断请求,而允许较高级的中断请求进入。特殊全嵌套方式用于多片级联系统。当主片处于该方式,可响应来自同一从片的其它中断请求。自动循环方式初始优先顺序IR7~IR0由低到高,当任一级中断服务结束后,该中断源自动降为最低级,而它的下一级的中断源自动升为最高级。例如:现正为IR3引入的中断服务,若中断服务程序完毕,IR3被赋予最低优先级,IR4被赋予最高优先

8、级,各级中断源的优先级从高到低依次为:IR4,IR5,IR6,IR7,IR0,IR1,IR2,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。