同步七进制加法计数器——数字电子技术,

同步七进制加法计数器——数字电子技术,

ID:6342253

大小:253.00 KB

页数:16页

时间:2018-01-10

同步七进制加法计数器——数字电子技术,_第1页
同步七进制加法计数器——数字电子技术,_第2页
同步七进制加法计数器——数字电子技术,_第3页
同步七进制加法计数器——数字电子技术,_第4页
同步七进制加法计数器——数字电子技术,_第5页
资源描述:

《同步七进制加法计数器——数字电子技术,》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、成绩评定表学生姓名班级学号专业电子信息科学与技术课程设计题目七进制同步加法计数器序列脉冲发生器(1010101010)评语组长签字:成绩日期2012年月日课程设计任务书学院信息科学与工程学院专业电子信息科学与技术学生姓名学号设计题目同步七进制加法计数器脉冲序列发生器(1010101010)内容及要求:1.利用触发器和逻辑门电路,设计七进制同步加法计数器,和脉冲序列发生器(1010101010)。 2.根据设计电路图进行连线进行验证。 3.在multisim环境下分析仿真结果,给出仿真波形图。进度安排:第15周:1.指导教师布置课程设计题目及任务

2、 2.课程设计指导教师就相关问题单独进行指导 3.查找相关资料并且进行电路的初步设计 第17周: 1.根据具体设计题目进行最后总体设计 2.课程设计指导教师就相关问题单独进行指导 3.利用实验平台进行课程设计的具体实验 4.指导教师针对课程设计进行答辩指导教师(签字):年月日分院院长(签字):年月日目录1.课程设计的目的·······················································22.计数器设计的总体框图··············································

3、·23.计数器设计过程······················································24.序列脉冲设计的总体框图·············································55.脉冲序列设计过程····················································56.设计的仿真电路图···················································107.设计的芯片原理图··············

4、·····································118.实验仪器129.总结与体会121410.参考文献····························································13141课程设计的目的1.加深对教材的理解和思考,并通过实验设计、验证正是理论的正确性。2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。3.检测自己的数字电子技术掌握能力。2.计数器设计的总体框图下图为同步七进制加法计数器示意框图七进制同步加法计数器图13.计数器设计过程七进制同步加法

5、计数器,无效态为:111①根据题意可画出该计数器状态图:000001010011110101100图2②选择触发器,求时钟方程,画出卡诺图。a.触发器:JK边沿触发器三个b.时钟方程:由于是同步计数器,故CP0=CP1=CP2=CPc.卡诺图如下:七进制同步加法计数器次态卡诺图:14QQ001010100011101110XXX000Q0001111001图3次态的卡诺图QQ001011X0Q0001111001图4次态的卡诺图QQ010101X0Q0001111001图514次态的卡诺图QQ100110X0Q0001111001图6③根据卡诺

6、图写出状态方程:状态方程:Q=QQ+QQQQ=QQ+QQQQ=QQ+QQ④求驱动方程:JK触发器特性方程为:由此可以得出驱动方程:J2=QQK2=QJ1=QK1=QQJ0=QQK0=1⑤检查电路能否自启动:将无效态(111)代入状态方程、输出方程进行计算,14111000,结果为有效态,故能自启动,其状态图为:000001010011111110101100图7⑥下图为七进制加法计数器(无效态:111)的时序图CPQ2Q1Q0图84.序列脉冲的总体设计框图十进制同步加法计数器8421BCD码CPC输入加法计数脉冲输出进位信号图95.序列脉冲的设

7、计过程①根据题意可以列出如图10的状态图:14/1/0/1/000000001001000110100/0/110011000011101100101/1/0/1/0图10②选择触发器,求时钟方程,输出方程和状态方程。a.触发器:JK边沿触发器四个b.时钟方程:由于是同步计数器,故CP0=CP1=CP2=CP3=CPc.输出方程的卡诺图如下:10011001XXXX10XXQQQQ0001111000011110图11由卡诺图可得到:C=Q14十进制同步加法计数器次态卡诺图00010010010000110101011010000111XXXX

8、XXXXXXXXXXXX10000000XXXXXXXXQQQQ0001111000011110图12次态的卡诺图00000010XXXX10XXQQ

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。