基于fpga的数据采集卡

《基于fpga的数据采集卡》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、南昌航空大学学士学位论文第一章引言1.1课题背景随着现代微电子技术的快速发展，FPGA技术微电子技术的一个发展方向。利用FPGA强大的逻辑运算功能来实现数据采集卡存在的问题，基于FPGA的数据采集卡是32位数据宽度工作频率达33MHz。同时，本采集卡的数据传输符合Avalon总线，打破了传统嵌入式系统数据传输速率的瓶颈问题，使得片上可编程系统的性能得到充分的发挥。另外，Avalon总线是片内总线的独特优势，开发出的数据采集卡，可以大幅度提高其时实性、准确性等。在国防建设、工业生产中产生较大的社会效益和经济效益，应用

2、前景十分广阔。因此，研究基于FPGA的数据采集卡是十分必要的。方便地进行升级和移植。数据采集系统是计算机智能仪器与外界物理世界联系的桥梁，是获取信息的重要途径。数据采集技术主要指从传感器输出的微弱电信号，经信号调理、模数转换到存储、记录这一过程所涉及的技术。随着科学技术的进步，特别是以传感器技术、通信技术和计算机技术为基础的现代信息技术的发展，以及测试理论的不断发展，数据采集技术的发展也是日新月异。数据采集系统的核心是中心控制逻辑单元，它对整个系统进行控制和数据处理。随着计算机技术的发展和广泛的应用，尤其是在工程控

3、制领域的应用越来越广发，计算机通信显得尤为重要。串行通信虽然使设备之间的连线大为减少，降低了设备费用，但随着带来的串/.并转换和位计数等问题，这使得串行通信技术比并行通信计数更为复杂。由于计算机内部通信为并行通信，而与外设通信一般为串行通信，所以计算机在与外设通信中，必须要有“接收移位寄存器”（串→并）和“发送移位寄存器”（并→串）的接口设备。能够完成上述“串<-->并”转换功能的电路，通常称为“通用异步收发器”（UART：UniversalAsynchronousReceiverandTransmitter）。U

4、ART是一种应用广泛的串行传输接口。因为其要求的传输线少，可靠性高，传输距离远。UART允许在串行链路上进行全双工的通信。串行外设用到的RS232-C异步串行接口，一般采用专用的集成电路即UART实现。它广泛的应用于军事、工业、医药、通信、自动控制、仪器、话音图像处理等众多领域。如8250、8251、NS16450等芯片都是常见的UART器件，然而这类芯片已经相当复杂，有的含有许多辅助的模块（如FIFO），有时我们不需要使用完整的UART的功能和这些辅助功能。62南昌航空大学学士学位论文由于FPGA的功能日益强大，

5、开发周期短、可重复编程等优点也越来越明显，可以在FPGA芯片上集成AD采样控制器和UART功能模块。并通过FPGA自动生成FIFOFIFO作为备份系统，将AD采样数据进行保存然后给后续电路经UART上传给PC机。此外，FPGA的设计具有很高的灵活性，可以方便地进行升级和移植。1.2研究的可行性在电子计数飞速发展的今天，FPGA（现场可编程门阵列）和CPLD（复杂可编程逻辑器件）应用已经十分广泛。 PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。由于该可编程器件可以通

6、过软件编程对其硬件结构和工作方式进行重构，硬件的设计如同软件设计那样方便快捷，极大的改变了传统的设计方法和理念。使用可编程逻辑器件来开发数字电路，可以通过对芯片结构的设计实现多种数字逻辑功能,由于管脚定义的灵活性可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。可编程逻辑器件的这些优点使得这项技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL)的进步。本次设计应用EDA技术，基于FPGA器件设计与实现UART，使用VHDL将AD控制器和UART的核心功能集成，从而简化电路，缩小

7、PCB面积，提高系统可靠性，使整个设计更加紧凑、稳定且可靠。采用FPGA---EP1C6/EP1C12芯片作为系统主控制器，采用UART和上位机连接能够实现外置式、高速、实时通信。因此，研究开发基于FPGA/CPLD的UART控制器具有较高的理论价值和广泛的应用前景。本次设计应用EDA技术，基于FPGA器件设计与实现UART，使用VHDL将AD控制器和UART的核心功能集成，从而简化电路，缩小PCB面积，提高系统可靠性，使整个设计更加紧凑、稳定且可靠。采用FPGA---EP1C6/EP1C12芯片作为系统主控制器，

8、采用UART和上位机连接能够实现外置式、高速、实时通信。因此，研究开发基于FPGA/CPLD的UART控制器具有较高的理论价值和广泛的应用前景。Mars-EP1C6-F-Core核心板采用Cyclone系列中较为基础的EP1C6/EP1C12器件，针对FPGA的初级、中级开发者设计，帮助用户降低学习成本和系统评估成本的硬件模块。板子采用4层板布线，两个96p