eda复习要点全

《eda复习要点全》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、-.主要知识点1、从执行方式看VHDL的描述语句包括那些描述语句？用VHDL语言进展设计时，按描述语句的执行顺序进展分类，可将VHDL语句分为顺序执行语句〔Sequential〕和并行执行语句〔Parallel〕。2、目前流行的硬件描述语言有那些？常用的硬件描述语言有ABEL-HDLAHDL.VHDL和Verilog-HDL.而VHDL和Verilog-HDL是当前最流行的并成为IEEE标准的硬件描述语言。3、MAX+PLUS2中各种文件的扩展名有哪些？*.vhd*.sym*.gdf*.scf4、基于MAX+PLUS2的设计流程设计输入、编译处理、验证〔包括

2、功能仿真、时序仿真、和定时分析〕和器件编程5、目前较流行的EDA设计软件有那些？ALTERA公司：MAX+PLUSIIQUARTUSII〔全新的EDA软件，正在逐步替代MAX+PLUS)LATTICE莱迪思公司：ispEXPERTSYSTEMispDesignExpertSYSTEMXILINX西林公司：FOUNDATIONISE〔全新的EDA软件，正在逐步替代FOUNDATION〕6、可编程逻辑器件的分类？按照变成工艺分哪些类？SPLD简单可编程逻辑器件CPLD复杂可编程逻辑器件FPGA现场可编程门阵列ISP在系统〔线〕可编程逻辑器件按编程工艺分为：熔丝开

3、关〔一次可编程，要求大电流〕可编程低阻电路元件〔屡次编程，要求中电压〕EPROM型〔紫外线擦除电可编程逻辑器件〕EPROM型〔电可擦写编程器件〕基于SRAM的编程元件7、VHDL程序设计中常用的库有那些？哪些库是显式〔默认翻开的〕的，哪些是隐式的？P159VHDL程序设计的常用库：IEEE库、STD库、WORK库、VITAL库、用户定义库。显示库：IEEE库用户定义库VITAL库隐式库：、STD库、WORK库8、程序包由那两局部组成？分别有什么作用？P161程序包由两局部组成：程序包首和程序包体，程序包首为程序包定义接口，声明包中的类型、元件、函数和子程序。

4、程序包体规定程序包的实际功能，存放说明中的函数和子程序。9、常用的预定义程序包有哪些？如何调用？P163常用的预定义的程序包：STD_LOGIC_1164程序包、STD_LOGIC_ARITH程序包、STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED程序包、STANDARD和TEXTIO程序包。10、目前国际上较大的EDA器件制造公司有那些？ALTERA公司、LATTICE莱迪思公司、XILINX西林公司11、VHDL常用的预定义数据类型有哪几种，分别在哪些程序包中？如何调用？答：布尔〔BOOLEAN〕数据类型，位〔BIT〕数据类型，位矢

5、量〔BIT_VECTOR〕数据类型，字符〔CHARACTER〕数据类型。12、数据类型的转换有哪几种方法？P114函数转换法、类型标记转换法和常数转换法。13、可以构成标识符的字符有？有效的字符：〔1〕包括26个大小写英文字母，数字0～9以及下划线“_〞。〔2〕任何标识符必须以英文字母开头。〔3〕必须是单一下划线“_〞，且其前后都必须有英文字母或数字。〔3〕标识符中的英文字母不分大小写。〔4〕允许包含图形符号〔如回车符、换行符等〕，也允许包含空格符。〔5〕VHDL的保存字不能用于作为标识符使用。14、可编程器件〔PLD〕分为哪两类？答：根据编程特性分为一次编

6、程和重复编程两类15、标准逻辑位数据类型常用的数值有哪几种？‘U’--未初始化的，‘X’--强未知的，‘0’--强0，‘1’--强1，‘Z’--高阻态，‘W’--弱未知的，‘L’--弱0，‘H’--弱1，‘-’--忽略。16、完整的条件语句将产生什么电路，不完整的条件语句将产生什么电路？完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路17、信号和变量有什么区别？P121〔1〕信号赋值至少有δ延时，而变量赋值没有延时。〔2〕信号除当前值外有许多相关的信息，而变量只有当前值。〔3〕进程对信号敏感而对变量不敏感。〔4〕信号可以是多个进程的全局信号；而变

7、量只在定义它们的顺序域可见〔共享变量除外〕。〔5〕信号是硬件中连线的抽象描述，它们的功能是保存变化的数据和连接子元件，信号在元件的端口连接元件。变量在硬件中没有类似的对应关系，它们用于硬件特性的高层次建模所需要的计算中。〔6〕信号赋值和变量赋值分别使用不同的赋值符号“<=〞和“：=〞，信号类型和变量类型可以完全一致，也允许两者之间相互赋值，但要保证两者的类型一样。18、VHDL作为工业标准，是由那个机构制定并公布的。IEEE19、实体局部的端口模式有四个类型。OUT单向输出端口-.word.zl.-.IN单向输入端口INOUT输入输出双向端口BUFFER反应

8、式双向端口1、从执行方式看VHDL的根本描述语句包括