基于vhdl的数字时钟设计和时序仿真

基于vhdl的数字时钟设计和时序仿真

ID:8322601

大小:4.23 MB

页数:45页

时间:2018-03-19

基于vhdl的数字时钟设计和时序仿真_第1页
基于vhdl的数字时钟设计和时序仿真_第2页
基于vhdl的数字时钟设计和时序仿真_第3页
基于vhdl的数字时钟设计和时序仿真_第4页
基于vhdl的数字时钟设计和时序仿真_第5页
资源描述:

《基于vhdl的数字时钟设计和时序仿真》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于VHDL的数字时钟设计和时序仿真毕业设计基于VHDL的数字时钟设计和时序仿真学生姓名:学院:专业:指导教师:年月第45页共45页基于VHDL的数字时钟设计和时序仿真目录1引言……………………………………………………………………………………12设计概述………………………………………………………………………………23开发工具简介…………………………………………………………………………43.1VHDL语言简介……………………………………………………………………43.1.1VHDL发展史……………………………………………………………………43.1.2VHDL设计特点…………………

2、………………………………………………43.1.3VHDL设计结构………………………………………………………………53.1.4VHDL设计步骤………………………………………………………………63.2QuartusII软件简介……………………………………………………………63.2.1QuartusII软件介绍…………………………………………………………63.2.2QuartusII软件设计流程……………………………………………………64数字时钟的设计要求和原理………………………………………………………84.1设计要求……………………………………………………………………………84.

3、2设计原理……………………………………………………………………………85数字时钟模块化设计………………………………………………………………105.1分频模块…………………………………………………………………………115.2计时模块…………………………………………………………………………135.2.1秒计时模块……………………………………………………………………135.2.2分计时模块……………………………………………………………………155.2.3时计时模块……………………………………………………………………175.3报警模块…………………………………………………………………

4、………185.4数据选择模块………………………………………………………………205.5译码显示模块……………………………………………………………………226数字时钟模块化仿真………………………………………………………………246.1计时模块仿真图…………………………………………………………………246.1.1秒模块仿真图…………………………………………………………………24第45页共45页基于VHDL的数字时钟设计和时序仿真6.1.2分模块仿真图…………………………………………………………………246.1.3时模块仿真图………………………………………………………………256.

5、2报警模块仿真图…………………………………………………………………256.3数据选择模块仿真图……………………………………………………………266.4译码模块仿真图…………………………………………………………………266.5数字时钟整体仿真图……………………………………………………………277FPGA开发板实验……………………………………………………………………287.1芯片和器件选择…………………………………………………………………287.2外部电路接线……………………………………………………………………287.2硬件实物图…………………………………………………………………

6、……288结论…………………………………………………………………………………30附录……………………………………………………………………………………31参考文献………………………………………………………………………………42致谢……………………………………………………………………………………43第45页共45页基于VHDL的数字时钟设计和时序仿真1引言随着科学技术的迅猛发展,在计算机技术的推动下电子技术获得了飞速的发展。电子产品几乎渗透到了工业、生活的各个领域,其中集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况,可编程逻辑器件的出现和发展大

7、大改变了传统的系统设计方法。可编程逻辑器件和相应的设计技术主要体现在三个方面:一是可编程逻辑器件的芯片技术;二是适用于可逻辑编程器件的硬件编程技术,三是可编程逻辑器件设计的EDA开发工具,它主要用来进行可编程逻辑器件应用的具体实现[1]。在本设计中采用了集成度较高的FPGA可编程逻辑器件,选用了VHDL硬件描述语言和QuartusII开发软件进行设计。VHDL硬件描述语言在电子设计自动化(EDA)中扮演着重要的角色,由于采用了具有多层次描述系统硬件功能的“自顶向下”(Top-Down)的全新设计方法,使

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。