多功能数字电子钟课程设计

多功能数字电子钟课程设计

ID:8784331

大小:788.00 KB

页数:18页

时间:2018-04-07

多功能数字电子钟课程设计_第1页
多功能数字电子钟课程设计_第2页
多功能数字电子钟课程设计_第3页
多功能数字电子钟课程设计_第4页
多功能数字电子钟课程设计_第5页
资源描述:

《多功能数字电子钟课程设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、课程设计报告课程名称:电子技术课程设计教学院部:电气与信息工程学院专业班级:通信工程0810?班学生姓名:???(???)指导教师:???完成时间:2010年6月25日报告成绩:评阅意见:评阅教师日期多功能电子钟设计目录一.概述4二.脉冲发生器41.晶体振荡器42.分频电路53.秒脉冲发生电路5三.计数器61.秒十位计数器72.74LS161构成二十四进制计数器8四.星期计数器9五.校时电路10六.报时电路11七.译码驱动及显示电路12八.元件明细表16九.总结17十.参考文献17一、概述根据设计要求建立一个多功能数字钟电路的组成框图,框图如

2、下所示。图1数字钟的组成框图二、秒脉冲发生器1.晶体振荡器a:晶体振器构成晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。如图2所示晶体振荡电路框图:图2晶体振荡电路框图b:晶体振荡器电路原理在电路中,非门U1与晶体、电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶

3、体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。晶体XTAL1的频率选为32768Hz。其中C1的值取5~20pF,C2为30pF。C1作为校正电容可以对温度进行补偿,以提高频率准确度和稳定度。由于电路的输入阻抗极高,因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。2.分频器电路分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器

4、进行计数。分频器实际上也就是计数器,为此电路输送一秒脉冲。3.秒脉冲发生器CD4060的10、11脚之间并接石英晶体和反馈电阻与其内部的反相器组成一个石英晶体振荡器。电路产生的32768Hz的信号经过内部十四级分频后由3脚(Q14其分频系数为16384)输出脉冲频率为2Hz,再通过一个二分频器分频就得到了1Hz的时钟信号,也就是1S;CD4027为双JK触发器,其内部含有两个独立的JK触发器,其中16脚6脚(2J)5脚(2K)接电源,4脚(R2)7脚(S2)接地,3脚(CP2)输入2Hz脉冲信号,分频后的1Hz脉冲由1脚(Q2)输出。图3秒脉

5、冲发生器电路框图三、计数器有了时间标准“秒”信号后,就可以根据60秒为1分、60分为1小时、24小时为1天的计数周期,分别组成两个六十进制(秒、分)、一个二十四进制(时)的计数器。将这些计数器适当连接,就可以构成秒、分、时的计数,实现计时功能。1.74LS161构成秒、分的六十进制计数器数字钟的“秒”、“分”信号产生电路都是由六十进制计数器构成,“时”信号产生电路为二十四进制计数器。它们都可以用两个“可予制四位二进制异步清除”计数器来实现。利用74LS161芯片的预置数功能,也可以构成不同进制的计数器。因为一片74LS161内含有一个四位二进

6、制异步清除计数器,因此需用两片74LS161就可以构成六十进制计数器了。集成电路74LS161芯片的电路其中(如图4)CP为时钟脉冲输入端,D0、D1、D2、D3为预置数输入端,为置数控制端,为异步复位端,二者均为低电平有效;Q0、Q1、Q2、Q3为计数器的输出端。图474LS161管脚排列图a:计数功能:当==CTP=CTT=1,CP=CP↑时,实现计数功能。b:同步并行置数功能:当=1时,预置控制端=0,并且CP=CP↑时,Q3Q2Q1Q0=D3D2D1D0,实现同步预置数功能。c:保持功能:当==1且CTP·CTT=0时,输出Q3Q2Q

7、1Q0保持不变。d:异步清零功能:当复位端=0时,输出Q3Q2Q1Q0全为零,实现异步清零功能(又称复位功能)。秒个位计数器47LS161被接成十进制计数器,其置数输入端A、B、C、D(3脚4脚5脚6脚)接低电平,LD、EP、ET(9脚10脚7脚)接高电平,秒脉冲由CP(2脚)端输入。计数器的输出端QA、QB、QC、QD(14脚13脚12脚11脚)接译码电路CD4511的输入端D、C、B、A。当秒脉冲输入时,电路状态按二进制自然序列依次递增1,QA、QB、QC、QD输出为0000、0001、0010、0011、0100、0101、0110、0

8、111、1000、1001,当输出为1010也就是10时,QA、QC输出都为1,经过一个与非门后一路经反相后送入或非门的一个输入端,输出送往计数器的清零端RD使秒计

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。