实验四组合电路设计(二)(可编程实验)

《实验四组合电路设计(二)(可编程实验)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验四组合电路设计(二)一、实验目的1、掌握设计逻辑组合电路的方法。2、学会利用软件仿真和硬件实现对数字电路的逻辑功能进行验证和分析。3、能够学会通过CPLD开发实现组合逻辑电路的功能。二、实验内容（1）设计一个两个2位二进制相乘电路要求：a．写出实验内容的真值表及逻辑表达式。b．编写出实现电路的VHDL语言程序。c．用MAX+plus2进行仿真。d．将编好的程序下载到CPLD芯片里，用发光二极管观测结果。（2）一位二进制全减器电路设计要求：a．写出实验内容的真值表及逻辑表达式。b．编写出实现电路的VHDL语言程序。c．用MAX+plus2进行仿真。d．将编好的程

2、序下载到CPLD芯片里，观测结果。（3）开关控制电路设计要求：a．写出实验内容的真值表及逻辑表达式。b．编写出实现电路的VHDL语言程序。c．用MAX+plus2进行仿真。d．将编好的程序下载到CPLD芯片里，观测结果。三、实验逻辑功能分析及预习情况（1）设计一个两个2位二进制相乘电路列真值表如下：输入输出B1B0A1A0y3y2y1y00000000000010000001000000011000001000000010100010110001001110011100000001001001010100100101101101100000011010011111

3、0011011111001（2）一位二进制全减器电路设计列真值表如下：输入输出CiBAFCo0000000111010100110010011101011100011111（3）开关控制电路设计列真值表如下：输入输出CBAF00000011010101101001101011001111四、实验过程（1）启动MAX+plusII软件；（2）创建一个新工程；1）一个两个2位二进制相乘电路启动文本编译器；编译VHDL语言程序为Libraryieee;Useieee.std_logic_1164.all;EntityxiangchengisPort(A,B:instd_

4、logic_vector(1downto0);y:outstd_logic_vector(3downto0));End;ArchitecturexxxofxiangchengisBeginprocess(A,B)variableccc:std_logic_vector(3downto0);Beginccc:=A&B;caseccciswhen"0000"=>y<="0000";when"0001"=>y<="0000";when"0010"=>y<="0000";when"0011"=>y<="0000";when"0100"=>y<="0000";when"01

5、01"=>y<="0001";when"0110"=>y<="0010";when"0111"=>y<="0011";when"1000"=>y<="0000";when"1001"=>y<="0010";when"1010"=>y<="0100";when"1011"=>y<="0110";when"1100"=>y<="0000";when"1101"=>y<="0011";when"1110"=>y<="0110";when"1111"=>y<="1001";whenothers=>y<="ZZZZ";endcase;endprocess;End;启动波形图

6、编译器；时间分析图利用真值表验证所设电路的逻辑功能；经过验证保存仿真原理图。2）一位二进制全减器电路设计启动文本编译器；编译VHDL语言程序为Libraryieee;Useieee.std_logic_1164.all;Useieee.std_logic_unsigned.all;EntityquanjianqiisPort(Ci,A,B:instd_logic;F,Co:outstd_logic);End;ArchitecturerelofquanjianqiisBeginprocess(Ci,A,B)Beginif(Ci='0'andA='0'andB='0'

7、)thenF<='0';Co<='0';elsif(Ci='0'andA='0'andB='1')thenF<='1';Co<='1';elsif(Ci='0'andA='1'andB='0')thenF<='1';Co<='0';elsif(Ci='0'andA='1'andB='1')thenF<='0';Co<='0';elsif(Ci='1'andA='0'andB='0')thenF<='1';Co<='1';elsif(Ci='1'andA='0'andB='1')thenF<='0';Co<='1';elsif(Ci='1'andA='1'andB=

8、'0')t