基于fpga的高速lvds接口的实现

《基于fpga的高速lvds接口的实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于FPGA的高速LVDS接口的实现李大鹏，李雯，王晓华(中航工业西安航空计算技术研究所，陕西西安710068)摘要:给出了一种基于FPGA的高速LVDS接口设计，利用FPGA内部的SelectIO资源，设计并构造了LVDS接口发送单元、LVDS接口接收单元和对齐状态机。并基于XilinxVirtex－5平台成功搭建了一个500Mb/s高速LVDS串行互联系统，通过仿真和测试，验证了系统的有效性，为后续采用FPGA实现各种高速协议奠定了良好的基础。关键词:FPGA;SelectIO;高速LVDS接口中图分类号:TP393文献标识码:A文章编号:16

2、71-654X(2012)05-0115-04ImplementationofHighSpeedLVDSInterfaceBasedonFPGALIDa-peng，LIWen，WANGXiao-hua(Xi'anAeronauticsComputingTechniqueResearchInstitute，AVIC，Xi'an710068，China)Abstract:ThispaperputsforwardonehighspeedLVDSinterfacedesignmethodbasedonFPGA．TakingadvantageoftheSel

3、ectIOresourceinsideFPGA，thismethoddesignstheLVDSinterfacetransmitunit，theLVDSinterfacereceptionunitandthealignmentstate．BasedonXilinxVirtex－5platform，thispapersuccessfullyconstructsone500Mb/shighspeedserialinterconnectsystem．Thissystempassedsimulationandtest，andtheefficiencyof

4、thismethodisverified．Asaresult，thispaperisthestablebasisofadoptingFPGAtoutilizetheotherhighspeedprotocol．Keywords:FPGA;selectIO;highspeedLVDSinterface源，设计并实现了一个500Mb/s高速串行的LVDS互联系统，为数字互联系统提供高速数据传输保障。引言在数字系统互联设计中，传统的并行总线已不能满足系统高速数据传输的需求，成为影响系统性能的主要瓶颈。低电压差分信号传输(LVDS)［1］技术的出现为解决数

5、据传输瓶颈问题提供了可能。LVDS接口具有高速率、低功耗、低噪声和低电磁干扰等优点。LVDS接口技术被广泛应用于高速数字系统设计中，在在实际应用中，采用现场可编程门阵列(FPGA)实现高速LVDS是一种性价比较高的技术途径。随着半导体工艺进步，FPGA的性能和集成度在不断提高，在最新的XilinxVirtex－5、Virtex－6等FP-GA芯片中，均集成SelectIO资源，通过配置逻辑资源和I/O，可以生成支持LVDS标准的接口，实现高速LVDS接口互联通信。本文对FPGA内部集成的SelectIO资源进行介绍，着重描述了输入/输出延迟单元(I

6、ODELAY)、输入串并转换器(ISERDES)、输出并串转换器(OSERDES等子模块。然后基于XilinxVirtex－5平台SelectIO资1Virtex－5SelectIO简介Virtex－5FPGA具备可配置的高性能SelectIO［2］驱动器和接收器，可支持种类繁多的标准接口。强大的功能集包括输出强度和斜率的可编程控制以及使用数控阻抗(DCI)的片上终端。SelectIO资源Virtex－5FPGA中I/O模块包含两个IOB、两个ILOGIC、两个OLOGIC和两个IODELAY，其中ILOGIC和OLOGIC可以分别配置为ISERD

7、ES和OSERDES。1．2IODELAYVirtex－5FPGA中每个I/O模块包含一个可编程绝对延迟单元，称为IODELAY。IODELAY是具有64个tap的环绕延迟单元，具有标定的tap分辨率。IO-DELAY可以用于组合输入通路、寄存器输入通路、组合输出通路或寄存输出通路，还可以在内部资源中直1．1收稿日期:2011－05－31修订日期:2012－07－08基金项目:航空科学基金项目资助(20101931005)作者简介:李大鹏(1981－)，男，陕西临潼人，工程师，硕士，主要研究方向为计算机网络。·116·航空计算技术第42卷第5期接使

8、用。IODELAY允许各输入信号有独立的延迟。IO-DELAY资源可以用作IDELAY、ODELAY或组合延迟。1．3IS