[op07中文资料]ad9854中文资料 37

[op07中文资料]ad9854中文资料 37

ID:12427845

大小:162.50 KB

页数:103页

时间:2018-07-17

[op07中文资料]ad9854中文资料 37_第1页
[op07中文资料]ad9854中文资料 37_第2页
[op07中文资料]ad9854中文资料 37_第3页
[op07中文资料]ad9854中文资料 37_第4页
[op07中文资料]ad9854中文资料 37_第5页
资源描述:

《[op07中文资料]ad9854中文资料 37》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、[op07中文资料]AD9854中文资料37篇一:AD9854中文资料37DDS模块设计DDS模块的设计是本系统的重点,也是本章阐述的重点。DDS模块主要是围绕芯片AD9854进行设计的,设计要求既要满足性能指标,还要求优化电路,减小电路面积,否则13路DDS共同存在会使系统体积显得较大。下面先介绍AD9854的基本特性。4.2.1AD9854介绍式参考时钟输入模拟信号输出D更新模拟信号输出比较器输入读信号写信号比较器输出行选择复位源地图4-2AD9854功能结构框图chart4-2AD9854functionandstructure如图4-2所示,AD9854内

2、部包括一个具有48位相位累加器、一个可编程时钟倍频器、一个反sinc滤波器、两个12位300MHzDAC,一个高速模拟比较器以及接口逻辑电路。其主要性能特点如下:1.高达300MHz的系统时钟;2.能输出一般调制信号,FSK,BPSK,PSK,CHIRP,AM等;3.100MHz时具有80dB的信噪比;4.内部有4*到20*的可编程时钟倍频器;5.两个48位频率控制字寄存器,能够实现很高的频率分辨率。6.两个14位相位偏置寄存器,提供初始相位设置。7.带有100MHz的8位并行数据传输口或10MHz的串行数据传输口。AD9854的芯片封装图如下:图4-3AD985

3、4芯片封装图chart4-3AD9854chipencapsulationAD9854有40个程序寄存器,对AD9854的控制就是对这些程序寄存器写数据实现的。表4-1AD9854并行接口寄存器功能表4-2AD9854控制寄存器功能通过并行总线将数据写入程序寄存器时,实际上只是暂存在I/O缓冲区中,只有提供更新信号,这些数据才会更新到程序寄存器。AD9854提供两种更新方式,内部更新和外部更新。内部更新通过更新时钟计数器完成,当计数器计自减为零后会产生一个内部更新信号;外部更新需要在外部更新管脚上给与一个高电平脉冲。默认的更新模式为内部更新,可以通过设置控制寄存器

4、0x1F的0位进行修改。4.4.2多AD9854应用原理与方法多路相位可控信号源的设计关键是实现多路DDS模块的相位的同步控制。要实现多路DDS相位同步,只需要在各DDS设置完成相位偏置后,提供一个使各路DDS同步工作的外部更新信号。根据这样的工作原理,以AD9854为例,给出多路相位可控信号源的基本结构。图4-4多路DDS组成相位可控信号原理图chart4-4mult-DDSconstitutionandprincipium图4-4中左半部分是一个正确多路DDS的结构,由一个统一时钟源提供参考时钟,相位偏置通过并行或串行总线设置,其值保存于各路AD9854的缓冲

5、寄存器中。通过统一的外部更新信号启动各路DDS同步工作,从而实现了各路DDS信号之间以固定的相位差同步工作。参考时钟的连线方式很重要,图4-4右半部分给出了种错误的连接方式。参考时钟到各DDS的距离不等,这就会引起各路DDS的参考时钟不同步,从而也无法保证各路DDS的同步。此外外部更新信号Update虽然没有必要严格的等长,但最好要与参考时钟保证正确的时序,因为Update信号送入AD9854后会在内部系统时钟的上升沿触发更新。各路DDS的Update信号与内部系统时钟有可能出现一个时钟周期的抖动,在这个系统时钟的前后两个时间点产生更新。Update信号与系统时钟

6、的时序要求如下:图4-5a单端外部参考时钟输入模式下更新信号时序chart4-5aUpdateschedulinginsinglereferclockmode图4.5b差分外部参考时钟输入模式时序更新信号时序chart4-5aUpdateschedulingindiffernecereferclockmode对于AD9854而言,其真正的相位值,是相位偏置值和相位累加器的输出值的和,在对相位偏置值更新时,一定要保证相位累加器的值是确定的。最简单的方法是在设置相位前,将所有AD9854通过MasterReset信号重置,此时AD9854的寄存器恢复到默认值。下面步骤

7、可完成对多个AD9854实现相位可控同步输出:1,上电后给所有AD9854的复位信号管脚MasterRest提供一个长达10个系统时钟的复位信号,此时所有AD9854的程序寄存器都恢复为默认值。2,使用并行总线设置AD9854的特殊功能寄存器:a,更新模式设置为外部信号更新模式,且DDS工作在Single模式下,即寄存器0x1F=0x00;b,参考时钟为30MHz,这里要获得210MHz的系统时钟,所以倍频数设置为7,由于超过200MHz,要开PLL低通,即寄存器0x1e=0x3d;c,电源只打开I通道DAC和数字部分,寄存器0x1D=0x14;d,开输出滤波,不

8、用OSK功

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。