3 系统逻辑设计  SP脉冲发生器由系统总线接口电路、过流欠压逻辑封锁电路、三角载波逻辑产生电路、正弦调制波产生电路、片内正弦"> 3 系统逻辑设计  SP脉冲发生器由系统总线接口电路、过流欠压逻辑封锁电路、三角载波逻辑产生电路、正弦调制波产生电路、片内正弦" />
基于cpld的数字触发电路的设计

基于cpld的数字触发电路的设计

ID:25202188

大小:53.50 KB

页数:5页

时间:2018-11-18

基于cpld的数字触发电路的设计_第1页
基于cpld的数字触发电路的设计_第2页
基于cpld的数字触发电路的设计_第3页
基于cpld的数字触发电路的设计_第4页
基于cpld的数字触发电路的设计_第5页
资源描述:

《基于cpld的数字触发电路的设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基于CPLD的数字触发电路的设计

2、第1内容加载中...  500)this.style.ouseg(this)">3 系统逻辑设计  SP脉冲发生器由系统总线接口电路、过流欠压逻辑封锁电路、三角载波逻辑产生电路、正弦调制波产生电路、片内正弦函数表、比较控制与死区产生电路等逻辑功能模块组成。3.1 系统总线接口单元  系统总线接口电路如图1系统结构图所示的微处理器接口电路部分。其中D0~D7为数据总线,芯片选择信号为CS,写信号为CU向系统接口发出控制命令字,接口根据控制命令字将8b数据放入相应的片内寄存器。3.2 过流、

3、欠压、IPM保护逻辑  由于本文设计的触发电路作为触发电路的主控芯片,故需要根据相应的逻辑关系作出处理。通过CPLD内的逻辑电路进行判断,一旦出现IPM过流、供电电源欠压、IPM过流时,立即将六路输出脉冲封锁,同时将相应的故障信号反馈出,以保证输出到IPM上的P信号可靠。列出关键程序如下:  500)this.style.ouseg(this)">其中:clr为清零信号;fout,fout1为相应的脉冲封锁信号与故障显示信号。  其逻辑框图如图2所示。  500)this.style.ouseg(this)">3.3 三

4、角载波产生  利用可逆计数器对系统时钟进行计数。计数器先执行加法从0计数到255,再执行减法计数从255到0,从而实现三角载波。三角载波的峰峰值为255。3.4 正弦调制波的产生  CPLD芯片只能综合一些简单的“+,—,*,/”等算术逻辑,要其实现正弦函数的计算非常不经济。因此正弦调制波的产生是由查正弦函数表来完成的。在CPLD芯片内部开辟一块ROM区域,将离散时间正弦波幅值按相应的顺序存入片内。在需要时,按照相位与地址一一对应的关系从表中依次读出即可。由于CPLD芯片的硬件资源有限,如何有效地利用资源成为非常关键的一

5、点。考虑到正弦的周期性与对称性,因此在ROM表中只需存正弦函数π/2周期的波形数据即可。在本设计中,一个正弦波周期内共采样2048个点,相位分辩率为0.76°,而实际在ROM表中仅需存512个采样点。这样大大减少了芯片硬件资源的消耗。3.5 正弦调制波幅值的调节  P脉冲发生器必须根据正弦调制波幅值的大小来调整P脉冲的宽度。在本设计中,由于三角载波峰值固定,正弦调制波幅值仅由调制深度λ决定。CPLD芯片通过总线接口从微处理器接收到调制深度λ信号,再利用乘法器对从正弦函数表中取出的正弦幅值进行调制深度加权调整。  正弦调制

6、波幅值 设调制深度为λ,当前时刻正弦幅值为Sin_Data,利用下式正弦调制波幅值Data为:Data=(λ·Sin_Data)/255,λ取值范围[0~1]。  本设计采用双极性调制方式,而三角载波的取值范围为0~255,其中位线值为127,故实际产生的正弦调制波幅值按照下列公式进行调整,其中Ad为调整后的正弦调制波数据。 500)this.style.ouseg(this)">3.6 三相正弦信号的产生  针对静止补偿器主电路,需要产生出3个相位彼此互差120°的SP的脉冲信号。而通过一个正弦函数表来发出3相正弦信号

7、,不仅需要考虑3个正弦信号的起始相位,而且需要3个可逆计数器分别来控制查找正弦函数表。例如在本设计中产生3个初相位为0,相位互差120°的三相正弦信号。如图3所示。  500)this.style.ouseg(this)">  U相首先从正弦函数表的地址0°开始累加读起,当读到地址90°处,再从地址90°处累减读到地址0°处,这样在U相可逆计数器的控制下,就可以得到周期为π的单向半波正弦信号;脉冲信号。3.7 不对称控制设计  当系统不对称运行时,本设计可以根据不对称状况,利用三相同步信号,进行分相控制,以保证系统的参数

8、根据要求,对运行相进行无功补偿。4 系统逻辑与时序功能仿真  利用MAX+PlusII的波形仿真功能可以得到芯片输入输出仿真图。Atlera公司的这种软件非常方便的提供了验证方式。不但提供逻辑输出的验证,而且提供了时序的验证,包括芯片内部的各点之间的延时,以及竞争冒险现象的出现。500)this.style.ouseg(this)">500)this.style.ouseg(this)">  图4(a)为输入调制频率为50Hz调制深度为0.75时的三相六路SP波形,三相彼此相位互差120°。其中AH与AL为U相没有加死区

9、的上桥信号与下桥信号,后面以此类推。flagA,flagB,flagC为三相正弦同步信号,以保证三相六路数据严格按相互滞后120°的相位输出。  图4(b)为输入调制频率为50Hz调制深度为0.25时的三相六路SP波形。可以看到输出的六路P信号比与图4(b)相比脉冲宽度有了明显的改变。图4(c)为加了死区后的调制频率

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。