数字电子时钟课程设计报告

数字电子时钟课程设计报告

ID:25843265

大小:919.54 KB

页数:12页

时间:2018-11-23

数字电子时钟课程设计报告_第1页
数字电子时钟课程设计报告_第2页
数字电子时钟课程设计报告_第3页
数字电子时钟课程设计报告_第4页
数字电子时钟课程设计报告_第5页
资源描述:

《数字电子时钟课程设计报告》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、数字电子时钟课程设计“电子技术”课程设计报告设计题目:数字电子时钟姓名:尹强学号:11401700616班级:电自1104班指导老师:张橙12数字电子时钟课程设计目录一、摘要……………………………3二、电路仿真与设计…………………….32.1设计目的………………………….…32.2设计内容和要求…………………………32.3数字电子钟基本原理……………………42.3.1、方波发生器…………………………42.3.2、设计计时电路…………………………62.3.3、显示电路…………………………….72.3.4、校准电路………

2、………………….82.3.5、整点报时电路………………………….9三、存在的问题……………………….9四、心得与体会……………………….9附录:参考文献原理图12数字电子时钟课程设计一、摘要数字钟已成为人们日常生活中不可少的必需品,给人们的生活,学习,工作带来极大的方便。本文介绍的数字钟是一种利用数字电路来显示时、分、秒的装置,与传统的机械钟相比,它具有走时准确,性能稳定,显示直观,无机械传动装置等特点。数字电子钟由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。秒信号产生器是整个系统的时基信号,

3、它直接决定计时系统的精度,一般用555构成的振荡器或石英晶体振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”,该计数器采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用24进制计数器,可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码,通过六位LED显示器显示出来。校时电路是来对“时、分、秒”显示数字进行校对调整。 

4、关键字: 计数器;译码器;显示器;校时电路 二、电路仿真与设计2.1设计目的1、熟悉集成电路的引脚安排和各芯片的逻辑功能及使用方法2、了解数字电子钟的组成及工作原理3、熟悉数字电子钟的设计与制作2.2设计内容和要求1、以24小时为一个计数周期;12数字电子时钟课程设计2、 具有“时”、“分”、“秒”数字显示;3、 数码管显示电路;4、具有校时功能;5、整点前10秒,数字钟会自动报时,以示提醒;6、 用EWB或PROTEUS画出电路原理图并仿真验证;2.3数字电子钟基本原理数字电子钟的逻辑框图如图1所示。它由555集成

5、芯片构成的振荡电路、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号作为秒脉冲,秒脉冲送入计数器,计数结果通过“时”、“分”、“秒”译码器显示时间。555方波发生器图12.3.1、方波发生器首先设计一个秒脉冲产生电路,可采用555定时器构成多谐振荡器。通过设计多谐振荡器电阻、电容的参数大小,使555定时器输出一个固定频率为1HZ的方波;用12数字电子时钟课程设计555定时器组成的多谐振荡器如图2(a)所示。接通电源后,电容被充电,当上升到时,使为低电平,同时放电三极管导通,此时电容通过和放电,下降

6、。当下降到时,翻转为高电平。电容器放电所需的时间为当放电结束时,截止,将通过、向电容器充电,由上升到时所需要的时间为当上升到,电路又翻转为低电平。如此周而复始,于是,在电路的输出端就得到一个周期性的矩形波。电路的工作波形如图2(b)。其振荡周期为其振荡频率为为了产生1Hz的脉冲,可以使,,图212数字电子时钟课程设计仿真电路图如图3所示:图32.3.2设计计时电路计时电路即是计数电路,通过计数器集成芯片74hc192等完成对秒脉冲的计数,其中要重点考虑所选择的计数器芯片的进制问题。秒钟个位计到9进10时,秒钟个位回0

7、,秒钟十位进1,秒钟计到59,进60时,秒钟回00,分钟进1…,以此类推,完成全部计时设计。图412数字电子时钟课程设计如图4所示,该电路为秒计数电路图。可知,采用2片74HC192分别作为秒的个位和十位,秒个位计数器的时钟脉冲由555方波发生器产生。从0,1……计数到9时,up再来一个上升沿TCU产生溢出(低电平有效),送到秒十位计数器up产生一个脉冲,从而秒十位加1计数。当秒钟计数到59,进60(01100000)时,秒十位计数器Q1,Q2为高电平,经与非门送到计数器的置数端PL(低电平有效)使计数器置零。以此类

8、推,分计数器(60进制)和时计数(24进制)也是同样的原理在此不一一解释。2.3.3、显示电路根据EWB或PROTEUS元器件库中数码管的不同,有四个引脚的(显示二进制)、有8个引脚的(显示8段位码,需要添加译码芯片),完成计数结果的输出显示。如图5所示,对计数器输出的数据通过4511芯片译码显示在7段数码管上(图采用的是共阴极7段数码管)。图

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。