基于两阶段脉冲收缩的fpga综合的时间数字转换器

《基于两阶段脉冲收缩的fpga综合的时间数字转换器》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于两阶段脉冲收缩的FPGA综合的时间数字转换器RyszardSzpletandKamilKlepacki摘要：我们展示了一种新的基于循环脉冲收缩的方法在FPGA里面实现的时间数字转换器的设计和测试结果。脉冲收缩的实现是通过一个包含有两条互补延迟线的回路完成的。第一条延迟线使得周期传输的脉冲的持续时间缩短，而第二条延迟线则使得这一时间伸长，因此，这两条延迟线的长度比就决定了这个转换器的脉冲压缩能力。这种分辨率的控制算法与在传统基于CMOS的ASIC电路中脉冲收缩单元中所应用的偏置调整的方法不同。为了提高分辨率的控制效率，我们在这种转换器中使用了两种表示被测时间间隔的方法（单个脉冲的脉宽

2、以及两个脉冲之间的时间间隔）。为了减小循环脉冲边沿的抖动从而提高转换器的精确程度，我们引入了一种两阶段的转换方法。在第一个阶段，通过一个低分辨率的循环快速缩短被测脉冲的宽度，从而减少循环的次数，而在第二个阶段在相对较短的时间间隔范围中设置一个很高的分别率。第一阶段中理想的分辨率是通过理论推导得到的。在实现过程中，FPGA中的资源在两个阶段中很大程度上被重复利用，因此转换器的总面积被减少了。文中介绍的转换器的分辨率达到了42ps，在量程为11.5ns的情况下测量的不确定度在56ps以内。这个转换器已经在Xilinx公司生产的通用型可编程器件Spartan-3中实现。关键词：可编程门阵列，

3、脉冲收缩，时间数字化转换器，时间数字转换器，两阶段插值1．引言时间间隔的精确测量在数字和模拟领域已经有许多不同的方法。[1]其中数字方法由于其易于在集成电路里实现、较短的转换时间以及对外界干扰的较强抵抗能力变得越来越重要。最流行的方法是基于多接头延迟线的直接时间编码法，这种方法能够使分辨率达到几十个皮秒量级。[2]-[4]想要在提高分辨率的同时保持一个较大测量范围的自然地想法导致这种单阶段转换器中的延迟线越来越长，也就是包含的延迟单元的数目越来越多[5]。长的延迟线会带来一些问题，比如对周围环境温度以及电源供给的稳定程度变得更为敏感，同时也是的想要得到线性的转换函数或者使得所有延迟单元

4、及其连接处的延迟相同在实践中是不可能做到的。因此，我们有必要通过采用更精确的两阶段转化方法[6]-[8]或者双多接头延迟线法[9]来缩短延迟线的长度。然而，这些方法都更加的复杂，在设计和实现过程中会带来问题。脉冲收缩[1],[10]是另外一种时间向数字转化的数字方法。这种方法的最大好处是它提供了实现无线精确的分辨率的可能性。到目前为止，基于这种方法的转换器已经在ASIC器件中得到了实现[11]-[15]，因为ASIC技术允许独立且相当精确地控制脉冲两个沿的内在传输时间（对分辨率的控制），并且给出了实现相对较长的延时环路的可能性（调整测量范围）。然而，这种技术中，设计和制造周期是相当长的

5、，并且最后得到的电路也并不能轻松地用于新的应用。相比之下，FPGA虽然没有提供定制集成电路所提供的灵活性，但是它的开发周期明显要短，并且成本也更低。尤其是，新型的FPGA中配备了对于脉冲两个边沿的延时相近的快速进位链。尽管缺乏对于延迟时间的电路控制（比如通过偏置调整的方法），但是通过利用这个进位链来实现拥有高分辨率以及足够在内插时间计数器中使用的测量范围的转换器还是可能的。2．转换器工作原理2.1脉冲收缩方法概念上的基于脉冲收缩的转换器模块图如图1所示。在START脉冲和STOP脉冲之间的被测时间间隔在脉冲收缩环路的输入端被用相关的脉冲宽度表示。收缩环路由一个或门和延迟线组成，包含有一

6、些非反相缓冲器。脉冲边沿在或门中的传输时间必须要相等（tPLH=tPHL），然而它们在整条延迟线中的传输时间应该不同（tPLH>tPHL）。因此，在每个循环过后，环路中的脉冲时间宽度都会减小tPLH-tPHL。脉冲将会一直不停地循环图1.基于脉冲收缩的时间数字转换器的基本功能单元下去，直到消失，与此同时脉冲经历的总循环数N在计数器中被记录下来。被测的时间值就可以记作TM=NR，其中R=tPLH-tPHL就是转换器的分辨率。测量范围与延迟线中缓冲器的个数和它们的传输时间成比例。2.2两阶段脉冲收缩方法前面提到的概念很容易在集成器件中实现。然而，在第一次用FPGA进行的测试中，我们发现这样

7、一种转换器至少存在两个非常严重的问题[16]。第一个问题是环路中的大多数单元对于脉冲的两个边沿的延时是不相同的，尤其是FPGA内部的可编程开关。这种现象使得脉冲收缩效应在转换过程中的许多阶段都会发生，因此想要达到高分辨率并对其进行有效的控制就变得极端困难。为了在我们的转换器中解决这一问题，我们提出了在专用脉冲收缩单元（例如图1中所示的延迟线）之外的环路中，使用两个段没冲来代表输入脉冲的两个相反的边沿的方法。第二个问题是这样一个转换器的测量不确定