数字逻辑电路.doc

《数字逻辑电路.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2006-2007第二学期数字逻辑电路课程设计（6.20~6.26）一、课程目的要求：数字逻辑电路课程设计是计算机科学与技术专业的基础实验课程，属于专业基础课，为期一周，作为数字逻辑电路理论课程的后续课程，是理论教学的深化和补充，同时又具有较强的实践性，通过本课程设计教学所要达到的目的是：培养学生理论联系实际的设计思想，训练学生综合运用数字电路课程的理论知识的能力，训练学生应用EDA工具EWB（Mulitsim）、XilinxISE8.1.3进行实际数字系统设计与验证工作的能力，同时训练学生进行芯片编程和硬件试验的能力。二、课程主要内

2、容：本课程设计的主要内容是：由学生采用EWB、ISE8.1等工具独立应该完成一个及一个以上设计题目的设计、仿真与测试。设计出一些简单的综合型系统，同时在条件许可的情况下，可开设部分研究型设计题目，其目的是利用先进的EDA软件开发环境进行电路仿真，结合具体的题目，采用软、硬件结合的方式，进行复杂的数字电子系统设计。课题1、十进制算术运算器（简单ALU）两位十进制数加法、两位十进制数加法、二位十进制乘法。减法:整体无进位(因为减法是变为补码的加法)的结果是负数位间无进位的要进行减6(实际为加上6的补码)修正.（要有控制端）课题2、交通控制

3、器两个方向三色灯（红绿黄），行人路灯。定时转换，设置时间、强制转换1．东西方向为主干道，南北方向为副干道；2．主干道通行40秒后，若副干道无车，仍主干道通行，否则转换；3．换向时要有4秒的黄灯期；4．南北通行时间为20秒，到时间则转换，若未到时，但是南北方向已经无车，也要转换。5．附加：用数码管显示计时。课题3、数字频率计针对序列窄脉冲的频率(周期)的检测（TTL标准）3位十进制数频率计,测量范围1MHZ。显示溢出量程课题4、智力竞赛抢答电路可有六个竞赛小组进行抢答，用LED显示抢答的组号，抢答成功后的倒计时，声音和清零。课题5、密码

4、锁的设计与实现包括密码设置、输入、检验、开锁、关锁、报警、显示。课题6、多进制转换（十、八、十六）几种常用进制之间的转换，并要求用LED输出。课题7、洗衣机等家电设备的智能化控制定时、设备编码、控制、状态显示。课题8、出租车里程计价表能实现计费功能。计费标准自定（并能够预置）同时能够LED显示。课题9、序列信号检测器当连续的脉冲序列与预先设定的码一致时，显示某种标志。课题11、数字钟的设计6个LED显示，校时、校分，设置闹钟等。课题12、电子秒表计时精度0.01秒、6位LED显示、计数器最多1小时、设置复位与启动停止开关。课题13、自

5、动售货机控制系统的设计设计一个自动售货机，它能够对货物信息的存取、硬币处理、余额计算和显示等功能。课题14、电梯控制器的设计设计一个6层楼的电梯控制器，考虑采用某种优先策略。课题15、其他（自选课题）三、教学方式：1、设计课题学生自行选择，4个人一组。2、课题无标准答案，望大家开动脑筋，发挥自己的主观能动性，不局限于题目的要求，考核成绩根据实做情况定成绩。3、采用EWB软件作为电路仿真工具，输入方式与显示结果均使用EWB中的部件实现。4、对设计完成较好的同学，可考虑采用CPLD软件来实现设计。四、主要教学参考书：《电子技术基础实验与课

6、程设计》高吉祥主编电子工业出版社2002《数字电路与逻辑设计》（第3版），王疏银编，高教出版社2001《数字电子技术基础》第四版，阎石编，高教出版社2000《电子技术基础数字部分》第4版，康华光编，高教出版社2000《CPLD技术及其应用》，宋万杰编，西安电子科技大学出版社2002五、考核方式及要求：课程设计报告包括电子版和纸质版优：报告撰写好、有设计原理、仿真波形或结果分析、硬件验证效果好、课题完成1个及以上。良：报告撰写较好、有设计原理、仿真波形或结果分析、硬件验证效果较好、课题完成1个。中：报告撰写一般、有设计原理、仿真波形或结

7、果分析、硬件验证功能基本实现、课题完成1个。及格：报告撰写较差、有部分设计原理、仿真波形及结果分析、硬件验证功能基本实现、课题完成1个。不及格：报告撰写很差、没有设计原理、仿真波形或结果分析、硬件验证功能基本没有实现、课题完成1个及以下。课程设计报告课题：八位二进制并行加法器的实现成员：邵南南、凌华娟报告制作人：邵南南南京师范大学中北学院信息系计算机科学与技术专业05（19）班2007年7月一、课程设计内容及要求本次课程设计要求设计并实现一个由两个四位二进制并行加法器级联构成的八位二进制并行加法器，编程语言：VHDL二、系统总体设计（

8、框图）开始输入两个八位二进制数实行带进位二进制加法运算有低位进位无低位进位低四位相加并将进位加入高四位中，再将高四位相加，并显示高位进位低四位直接相加，高四位直接相加，并显示高位进位显示运算结果结束设计两个四位二进制并行