基于fpga的多路抢答器的设计new

基于fpga的多路抢答器的设计new

ID:33813173

大小:2.53 MB

页数:5页

时间:2019-02-28

基于fpga的多路抢答器的设计new_第1页
基于fpga的多路抢答器的设计new_第2页
基于fpga的多路抢答器的设计new_第3页
基于fpga的多路抢答器的设计new_第4页
基于fpga的多路抢答器的设计new_第5页
资源描述:

《基于fpga的多路抢答器的设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、浙江理工大学学报,第27卷,第2期,2010年3月JournalofZhejiangSci-TechUniversityVol.27,No.2,Mar.2010文章编号:1673-3851(2010)02-0249-05基于FPGA的多路抢答器设计与实现杨俊秀,赵文来,鲍佳(浙江理工大学信息电子学院,杭州310018)摘要:在MAX十PLUSII软件平台的基础上,基于VHDL语言及图形输入,采用FPGA技术设计了一款6路抢答器,同时,给出了抢答器系统的各个功能模块及对应模块具体电路图。通过对系统进行编译、仿真,并下载到

2、FLEXlOK系列EPF1OKlOLC84-4器件进行测试。结果表明:本设计能实现自锁和互锁,正确显示最先抢答的选手号码,并对答题时间进行30s的限时报警以及复位重新抢答功能。关键词:多路抢答器;FPGA;VHDL;仿真中图分类号:TN702文献标识码:A0引言抢答器是各类竞赛中的必备设备,以客观的电子电路进行状态判断,避免竞赛的不公平。现行的抢答器实现方案主要有两种:一种是小规模数字逻辑芯片和触发器,另外一种用单片机。小规模数字逻辑电路设计思路简单,但电路实现起来比较复杂;单片机实现相对灵活,但随着抢答组数的增加存在

3、1/0口不足的问题。本设计采用FPGA现场可编程技术,避免了硬件电路的焊接与调试,同时由于FPGA的1/0端口丰富,可以在设计的基础上略加修改实现具有多组输入的抢答器,增强了系统的灵活性。1抢答器系统结构1.1设计要求本系统设计一个智力竞赛抢答器,具有6路抢答输入,各自可通过按钮于动申请抢答,要求能够识别最先抢答的信号,用LED显示该组号;对抢答所剩的时间进行计时、显示、超时报警,同时具有复位功能。在设计过程中先将系统模块化,然后逐步实现,系统设计原理图如图1。当6路抢答者之一抢先按下按钮时,抢答器能准确判断出抢答者,

4、并显示组号。抢答应具有互锁功能,即某组抢答成功时,能自动封锁其它组的抢答信号;还应具备自锁功能,即抢答成功后,反复按动该组按钮,不影响组号的显示。主持人开关控制整个系统复位、抢答开始及倒计时开始,抢答成功后倒计时停止;若30s内无人抢图1抢答系统原理图答则报警器响起。1.2基于集成电路的抢答器基于设计要求,可以采用传统的小规模数字逻辑芯片和触发器实现,即使用TTL电路和小规模的数字集成电路来完成逻辑电路图。使用这些标准的逻辑器件是最便宜的,且设计简单,但实现复杂,因要求考虑收稿日期2009-09-04作者简介:杨俊秀(

5、1976-).女,河南开封人,硕士,讲师,主要从事电磁场理论、高频电路方面的教学与科研工作。250浙江理工大学学报2010年第27卷布线和复杂的电路焊接调试等工作,如果出现错误,改动起来特别麻烦。用D触发器实现的4路抢答电路如图2所示,其中74148之后接译码及显示,图2中未画出。7474sllIIU1PRN1D1CLRNlQ•---,IIIIglIIIIg2IIIIg3IIIIg4lCLKlQN2PRN2Q2D2QN2CLRN2CLK74148DFLIP-FLOPS7474ONlPRNlNlD2NlCLRN1Q3Nl

6、CLK1QN4N2PRN2Q5N2D2QN6N2CLRN7N2CLKIEN•~冒冒【【冒(【hENCODER图2用D触发器实现的抢答器其中,Sl代表主持人开关,实现复位及抢答开始,gl、g2、g3、g4代表4路抢答选手有效输入信号。该电路即可以实现组与组之间的互锁,也能实现自锁,但实现起来连线较多,布线、焊接、调试困难,且可靠性差。随着FPGA的出现,作为可编程的集成度较高的ASIC,可将任意的逻辑程序化,简化硬件电路,缩短产品研发周期,提高系统可靠性。2基于FPGA的抢答器现场可编程门阵列(FPGA)是20世纪80年

7、代中期出现的高密度可编程逻辑器件,它内部集成度高,主要由与阵列、或阵列、输入缓冲电路、输出单元等组成。具有在片上编程功能,根据逻辑关系编写程序设计电路,完成某个电路或系统的功能,设计出的电路按硬件方式工作,延迟时间小,工作性能稳定,安装简单。FPGA设计一般采用自顶向下、由粗到细的原则,从系统功能要求入手,进行功能划分和结构设计。顶层指系统的整体要求,最下层指具体的逻辑电路实现。自顶向下将数字系统整体分解为各个子系统和模块,子系统如规模较大则可进一步分解为更小的子系统和模块,直到系统中各个模块关系合理,便于实现。2.1

8、RS触发器模块设计用双D触发器7474创建RS触发器及符号,如图3(a)、图3(b)所示,GS1、GS2表示置数端,GR1、GR2表示复位端,均低电平有效,lQ,2Q为原码输出,N1Q、N2Q为反码输出。7474GSIC二二〉屯在注~IPRNí1ip1DGSllQGR1C::::::>但ι---<::lICLRN日1QlCLR1Q

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。