fpga实现视频图像画面分割器的设计原理

《fpga实现视频图像画面分割器的设计原理》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、维普资讯http://www.cqvip.com齐本胜等：基于FPGA的视频图像画面分割器的设计基于FPGA的视频图像画面分割器的设计齐本胜，付富壮，杨书生(河海大学计算机及信息工程学院江苏常州213002)摘要：在基于FPGA的视频图像画面分割器设计中，首先将多路模拟视频信号经过视频解码芯片SAA7113转换成CCIR656个格式数字信号；然后按照分割画面分割的要求由FPGA对有效信号进行抽取并存储到sRAM中，再将抽取的信号进行帧合成；最后经过SAA7121视频编码芯片把处理过的信号转换成模拟信号输出到显示器，实现在

2、一个屏幕显示多路视频画面的目的。关键词：FPGA；CCIR656；帧合成；画面分割中图分类号：TN914文献标识码：B文章编号：1004—373X(2007)20—118一O3DesignofScreen——dividerDeviceforVideoBasedonFPGAQIBensheng，FUFuzhuang．YANGShusheng(CollegeofComputer&InformationEngineering，HehaiUniversity，Changzhou，213002，China)Abstract：Int

3、hedesignofscreen—dividerdeviceforvideobasedonFPGA．First，coverttheanalogvideosignalfromsever—alchannelsintoformatCCIR656digitalsignalthroughSAA7113videodecoder．Accordingtotherequestofscreendivider，FPGAextractstheactivesignalswhichneeded，savesupthemintheSRAM，andsyn

4、thesizesthemintonewframes．ThentheSAA7121videoencodercovertstheprocessedsignalsintoanalogsignalsoutputtothescreen，displayingseveralimagesinscreen．Keywords：FPGA；CCIR656；framesynthesize；screendivide早期的多画面分割器设计使用了很多的模拟器件，这2硬件电路设计时的电路开发周期长，产品的调试，修改升级比较困难。成本较高。在这里采用FPG

5、A芯片，完成图像的处理和电本设计是将多路视频信号最终实现在一个显示器显路各个部分工作的协调。从而提高系统的集成度和性能。示的装置。硬件部分主要分为3个部分进行设计，第一部分是视频数据的采集，并转换成数字信号；第二部分是1系统工作原理FPGA接收的多路视频信号，根据需要进行信号抽取和合系统结构如图1所示，从系统结构图可以看出，系统成。还要通过模拟I。C接口对视频编解码芯片进行配置。主要包括视频信号输入模块，视频信号处理模块和视频信第三部分是将合成的信号D／A转换后送显示器输出。其号输出模块等3个部分组成。各个模块主要功能为

6、：视频中视频采集部分主要由摄像头和视频解码芯片SAA7113输入模块将采集的多路视频信号转换成数字信号送到组成。视频输出部分由视频编码芯片SAA7121组成。FPGA；视频处理模块主要有FPGA完成，根据需要对输2．1视频解码模块入的数字视频信号进行处理；视频输出模块将FPGA处理该部分电路的主要功能是将输入的模拟视频信号转后的信号转换成模拟信号输出到显示器。换成数字视频信号供FPGA器件处理，本设计选用的芯片是2片飞利浦的SAA7113H芯片，可实现4画面分割。SAA7113是Philips公司的一种高集成度视频解码芯

7、片，他支持隔行扫描和PAIBGHI，PAIN，PAIM，NTSCM，NTSCN，NTSC4．43NTSC—Japan和SECAM多种数据图1系统结构图输入格式，可通过其I。c接口对芯片内部电路进行控制。该芯片具有如下特点：支持4路模拟输入，内置信号源选择器；有2个模拟收稿日期：2007—04—19预处理通道；内置2个模拟抗混叠滤波器；2个片内9位视基金项目：常州市科技攻关资助项目(CE2006077)频A／D转换器；行／场同步信号自动检测；多种数据输出118维普资讯http://www.cqvip.com《现代电枝5~}

8、2oo7年第2O期总第259期嵌入式与单片机格式。较大，视频数据的处理会造成视频延迟。造成显示器的视经过芯片处理过的模拟信号以CCIR656标准⋯YUV频画面的不连贯。本设计采用ISSI公司的IS61IV256164：2：2格式的形式输出送往FPGA处理。视频解码电的SRAM。路图如图2所示。2．4视频编码模块SAA