同步复位与异步复位

同步复位与异步复位

ID:38671516

大小:42.39 KB

页数:3页

时间:2019-06-17

同步复位与异步复位_第1页
同步复位与异步复位_第2页
同步复位与异步复位_第3页
资源描述:

《同步复位与异步复位》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、同步复位与异步复位一、同步复位与异步复位特点:同步复位就是指复位信号只有在时钟上升沿到来时,才能有效。否则,无法完成对系统的复位工作。异步复位是指无论时钟沿是否到来,只要复位信号有效,就对系统进行复位。   二、异步复位和同步复位的优缺点:同步复位的优缺点大概有以下情况:同步复位的优点:a、有利于仿真器的仿真。b、可以使所设计的系统成为100%的同步时序电路,这便大大有利于时序分析,而且综合出来的fmax一般较高。c、因为他只有在时钟有效电平到来时才有效,所以可以滤除高于时钟频率的毛刺。同步复位的缺点:a、复位信号的有

2、效时长必须大于时钟周期,才能真正被系统识别并完成复位任务。同时还要考虑,诸如:组合逻辑路径延时,复位延时等因素。b、由于大多数的逻辑器件的目标库内的DFF都只有异步复位端口,所以,倘若采用同步复位的话,综合器就会在寄存器的数据输入端口插入组合逻辑,这样就会耗费较多的逻辑资源。异步复位的优缺点也有以下几条:异步复位的优点:a、大多数目标器件库的dff都有异步复位端口,因此采用异步复位可以节省资源。b、设计相对简单。c、异步复位信号识别方便,而且可以很方便的使用FPGA的全局复位端口GSR。异步复位的缺点:a、在复位信号释

3、放(release)的时候容易出现问题。具体就是说:倘若复位释放时恰恰在时钟有效沿附近,就很容易使寄存器输出出现亚稳态,从而导致亚稳态。解释一下亚稳态产生的原因:在同步系统中,如果触发器的setuptime/holdtime不满足,就可能产生亚稳态,此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态,在这段时间里Q端会出现毛刺、振荡、或固定在某一电压值,而不一定等于数据输入端D的值。这段之间称为决断时间(resolutiontime)。经过resolutiontime之后Q端将稳定到0或1上,但是究竟是

4、0还是1,这是随机的,与输入没有必然的关系。亚稳态实质是介于”0””1”电平之间的一个状态。亚稳态是FF的一个固有特性。正常采样也会有一个亚稳态时间。当建立保持时间满足时,FF在经历采样、亚稳态后,进入一个正确的状态。如果建立保持时间不满足,那么FF会有一个相当长的亚稳态时间,最后随机进入一个固定态。也就是会经历一个很长的resolutiontime然后,在D输出端上随机出现0或1。亚稳态的危害:由于输出在稳定下来之前可能是毛刺、振荡、固定的某一电压值,因此亚稳态除了导致逻辑误判之外,输出0~1之间的中间电压值还会使下

5、一级产生亚稳态,即导致metastability的传播。逻辑误判(由于组合逻辑的race,导致总线状态的不稳定)有可能通过电路的特殊设计减轻危害(如异步FIFO中Gray码计数器的作用,一次只变化一位),而亚稳态的传播则扩大了故障面,难以处理。复位信号容易受到毛刺的影响。所以,一般都推荐使用异步复位同步释放的方式,而且复位信号低电平有效。这样就可以两全其美了。所谓异步复位同步释放,也就是在Reset信号为低时,马上复位所有信号,而Reset信号由低到高释放时,为了防止出现亚稳态现象,而将Reset信号用D触发器向后延一

6、周期,这样达到两全齐美的结果。亚稳态的简单解决办法图1:双锁存器减少亚稳态只要系统中有异步元件,亚稳态就是无法避免的,因此设计的电路首先要减少亚稳态导致错误的发生,其次要使系统对产生的错误不敏感。前者要靠同步来实现,而后者根据不同的设计应用有不同的处理办法。用同步来减少亚稳态发生机会的典型电路如图1所示。其原理是即使第一个触发器的输出端存在亚稳态,经过一个CLK周期后,第二个触发器D端的电平仍未稳定的概率非常小,因此第二个触发器Q端基本不会产生亚稳态。注意,这里说的是“基本”,也就是无法“根除”,那么如果第二个触发器Q

7、出现了亚稳态会有什么后果呢?后果的严重程度是由你的设计决定的,如果系统对产生的错误不敏感,那么系统可能正常工作,或者经过短暂的异常之后可以恢复正常工作,例如设计异步FIFO时使用格雷码计数器当读写地址的指针就是处于这方面的考虑。如果设计上没有考虑如何降低系统对亚稳态的敏感程度,那么一旦出现亚稳态,系统可能就崩溃了。Curesformetastability(摘自johnson所书)•用反应更快的Flip-Flop,减少metastabilitywindow。•如图一,引入由同一时钟驱动的串接DFF。•降低采样频率,给D

8、FF更多的时间避开metastabilitywindow(亚稳态时间)。•使用边沿变化快速的时钟信号。亚稳态与系统可靠性使用同步电路以后,亚稳态仍然有发生的可能,与此相连的是平均故障间隔时间MTBF(meantimebetweenfailure),亚稳态的发生概率与时钟频率无关,但是MTBF与时钟有密切关系。有文章提供了一个例子,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。