EDA实验报告含结果图

EDA实验报告含结果图

ID:43708713

大小:1.34 MB

页数:34页

时间:2019-10-13

EDA实验报告含结果图_第1页
EDA实验报告含结果图_第2页
EDA实验报告含结果图_第3页
EDA实验报告含结果图_第4页
EDA实验报告含结果图_第5页
资源描述:

《EDA实验报告含结果图》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、EDA电子课程实验报告专业:班级:姓名:学号:实验一四人表决器一实验目的1、熟悉QuartusII软件的使用。2、熟悉EDA-IV实验箱。3、熟悉EDA开发的基本流程。二硬件需求1、RC-EDA-IV型实验箱一台;2、RC-EDA-TV型实验箱配套USB-Blaster下载器一个;3、PC机一台。三实验原理所谓表决器就是对于一个行为,由多个人投票,如果同意的票数过半,就认为此行为可行;否则如果否决的票数过半,则认为此行为无效。四人表决器顾名思义就是由四个人来投票,当同意的票数大于或者等于3人时,则认为同意;反之,当否决的票数大于或者等于2人时,则认为不同意。

2、实验中用4个拨挡开关来表示4个人,当对应的拨挡开关输入为I]寸,表示此人同意;否则若拨挡开关输入为'0'时,则表示此人反对。表决的结果用一个LED表示,若表决的结果为同意,则LED被点亮;否则,如果表决的结果为反对,则LED不会被点亮。四实验内容VHDL程序libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entityEXP3isinstdjogic;outstd_logic_vector(3downto0);:o

3、utstd」ogicport(kl,K2,K3,K4ledagm_Result);endEXP3;architecturebehaveofEXP3issignalK_Num:std」ogic_vector(2downto0);signalK1_Num,K2_Num:std_logic_vector(2downto0);signalK3_Num,K4_Num:std_logic_vector(2downto0);beginprocess(Kl,K2,K3,K4)beginKl_Num<=,0&'0'&Kl;K2_Num<=(0&'0'&K2;K3_Num<=,

4、0&'0'&K3;K4_Num<='0,&,0,&K4;endprocess;process(Kl_Num,K2_Num,K3_Num,K4_NumJbeginK_Numv二Kl_Num+K2_Num+K3_Num+K4_Nurn;endprocess;process(K_Num)beginif(K_Num>2)thenm_Result<-r;elsem_Result<=,0';endif;endprocess;endbehave;实验电路实验二格雷码转换一实验目的1、了解格雷码变换的原理。2、进一步熟悉QuartusII软件的使用。3、熟练掌握EDA-IV

5、实验箱的使用。二实验设备1、RC-EDA-IV型实验箱一台;2、RC-EDA-1V型实验箱配套USB-Blaster下载器一个;3、PC机一台。三实验原理格雷(Gray)码是一种可靠性编码,在数字系统中有着广泛的应用。其特点是任意两个相邻的代码屮仅有一位二进制数不同,因而在数码的递增和递减运算过程中不易出现差错。但是格雷码是一种无权码,要想正确而简单的和二进制码进行转换,必须找出其规律。根据组合逻辑电路的分析方法,先列出其真值表再通过卡诺图化简,可以很快的找出格雷码与二进制码之间的逻辑关系。其转换规律为:高位同,从高到低看异同,异出T',同出'0'。也就是将

6、二进制码转换成格雷码时,高位是完全相同的,下一位格雷码是T'还是'0',完全是相邻两位二进制码的“异”还是“同”来决定。下面举一个简单的例子加以说明。假如要把二进制码10110110转换成格雷码,则可以通过下面的方法来完成,方法如图所示。二进制码:因此,变换出来的格雷码为1llOllOlo四实验内容VHDL程序:libraryieee;useieee.std_logic_l164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;std」ogic;std_logicentityEXP

7、4isport(K1,K2,K3,K4,K5,K6,K7,K8:inD1,D2,D3,D4,D5,D6,D7,D8:);endEXP4;architecturebehaveofEXP4isbeginprocess(K1,K2,K3,K4,K5,K6,K7,K8)beginD1<=K1;D2<=K1xorK2;D3<=K2xorK3;D4<=K3xorK4;D5<=K4xorK5;D6<=K5xorK6;D7<=K6xorK7;D8<=K7xorK&endprocess;endbehave;实验电路实验三四位全加器一实验目的1、了解四位全加器的工作原理。2、掌

8、握基本组合逻辑电路的EDA实现。3、熟练应用Quar

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。