数子电路基础习题及答案

《数子电路基础习题及答案》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、习题答案第三章门电路一、填空1.用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。2.常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、异或门等几种。3.正逻辑是指以高电平表示逻辑1，低电平表示逻辑0。4.负逻辑是指以低平表示逻辑1，高电平表示逻辑0。5.反相器的输入特性是指从反相器输入端看进去的输入电压与输入电流的关系。6.反相器的输出特性是指从反相器输出端看进去的输出电压与输出电流的关系。7.两个OD与非门线与后，实际的逻辑关系是与或非。8.噪声容限示意图如下图所示。反相器输入为高电平时的噪声容限公式是VNH=VOH(min)-VIH(min)，低电平时的噪声容限

2、公式是VNL=VIL(max)-VOL(max)。9.TTL门电路的输入端负载特性用公式表达为。10.三态门的输出是高电平、低电平和高阻态。二、输入信号的高、低电平分别是5V和0V，R1为3.3kΩ，R2为10kΩ，RC为1kΩ，VCC为5V，VEE为-8V，三极管的β为20，饱和压降与饱和导通时的内阻忽略。计算输入高、低电平时对应的输出电平。答案：44当vI=VIL=0V时，发射结反偏，三极管截止，iC=0,vO=VCC=5V。当vI=VIH=5V时，深度饱和时三极管的基极电流为满足iB>IBS，故三极管处于深度饱和状态，vO≈0V。三、分析图示电路的逻辑功能。答案：详见教材P11

3、644四、输入电压波形如图所示，试画出电路的输出电压波形。答案：五、已知图中各门电路都是74系列门电路，指出各门电路的输出是什么状态。答案：Y1为高电平；Y2为低电平；Y3为低电平；Y4为低电平。六、74系列TTL与非门组成如图电路。试求前级门GM能驱动多少个负载门？门GM输出高电平VOH≥3.2V，低电平VOL≤0.4V，输出低电平时输出电流最大值IOLmax=16mA，输出高电平时输出电流最大值IOHmax=-0.4mA，与非门的电流IIL≤-1.6mA，IIH≤0.04mA。答案：在满足VOL≤0.4V的条件下，求得可驱动的负载门数目为44在满足VOH≥3.2V的条件下，求得可

4、驱动的负载门数目为因此GM最多能驱动5个同样的与非门。七、上题中，若门均为74系列TTL或非门，而其它条件不变，门的参数与上题相同，那么前级门GM能驱动多少个负载门？答案：在满足VOL≤0.4V的条件下，求得可驱动的负载门数目为在满足VOH≥3.2V的条件下，求得可驱动的负载门数目为因此GM最多能驱动5个同样的或非门。八、计算图中上拉电阻RL的阻值范围。前级输出门均为74LS系列OC门，电源VCC=5V，输出高电平VOH≥3.2V，输出低电平VOL≤0.4V。输出管截止时漏电流IOH≤0.1mA，低电平输出时允许的最大负载电流IOL(max)=8mA，后级负载门为74系列TTL与非门

5、，输入电流IIL≤-0.4mA，IIH≤0.02mA。答案：44RL的最大允许值为RL的最小允许值为故RL的取值范围应为。九、计算图中上拉电阻RL的阻值范围。前级输出门均为74LS系列OC门，电源VCC=5V，输出高电平VOH≥3.2V，输出低电平VOL≤0.4V。输出管截止时漏电流IOH≤0.1mA，低电平输出时允许的最大负载电流IOL(max)=8mA，后级的74系列TTL或非门，输入电流IIL≤-0.4mA，IIH≤0.02mA；后级的74系列TTL非门，输入电流IIL≤-0.4mA，IIH≤0.02mA。答案：RL的最大允许值为RL的最小允许值为故RL的取值范围应为。44十、

6、三个三态门的输出接到数据总线上，如图所示。（1）简述数据传输原理。（2）若门G1发送数据，各三态门的使能端子应置何种电平？答案：（1）数据传输原理：工作过程中控制各个反相器的EN端轮流等于1，而且任何时候仅有一个等于1，便可轮流把传输到各个反相器输出端的信号送到总线上，而互不干扰。（2）若门G1发送数据，各三态门的使能端子应置于EN1=1，EN2=EN3=0。44习题答案第四章组合逻辑电路一、填空1.数字电路分成两大类，一类是组合逻辑电路，另一类是时序逻辑电路。2.组合逻辑电路在逻辑功能上的共同特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。3.组合逻辑电路的分析是

7、指由给定的逻辑电路，通过分析找出电路的逻辑功能来。4.组合逻辑电路通常采用的设计方法分为进行逻辑抽象、写出逻辑函数式、选定器件类型、将逻辑函数化简或变换成适当的形式和由化简或变换后的逻辑函数式，画出逻辑电路图五个步骤。5.逻辑状态赋值是指以二值逻辑的0、1两种状态分别代表输入变量和输出变量的两种不同状态。6.编码器的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码。7.译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或另外