计算机组成原理_-CPU子系统-模型机CPU-1、2-指令与数据通路.ppt

《计算机组成原理_-CPU子系统-模型机CPU-1、2-指令与数据通路.ppt》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、3.4模型机CPU设计（简易的16位CPU）1/39CPU设计步骤拟定指令系统确定总体结构安排时序拟定指令流程和微命令序列。形成控制逻辑格式、寻址方式、指令类型设置寄存器、ALU、数据通路设置画流程图(寄存器传送级)列操作时间表组合逻辑：列逻辑式，形成逻辑电路微程序：按微指令格式编写微程序2/393.4.1指令系统的设计1.模型机的指令格式指令字长16位，采用寄存器型寻址，指令中给出寄存器号。（主存容量为64K×16位）结合高级语言，考虑CPU应该有哪些基本类型的指令？？3/39双地址指令格式：4336操作码目的Rj寻址DA源Ri寻址SA目的地址源地址单地址指令格式：操作码目

2、的Rj寻址DA未使用15~1211~98~65~32~0目的地址转移指令格式：15~1211~98~6543210转移地址转移条件操作码目的Rj寻址JA标志N′Z′V′C′4/39CPU可编程访问的寄存器：寻址方式编码助记符定义2.寻址方式寄存器寻址R、指令计数器PC、堆栈指针SP、程序状态字PSW000R（R）为操作数寄存器间址001（R）（R）为操作数地址自减型寄存器间址010-(R)-(SP)(R)-1为操作数地址(SP)-1为栈顶地址(表3-4)5/39寻址方式编码助记符定义101(PC)+(R)+d为有效地址（R）为操作数地址，立即/自增型寄存器间址011(R)+访

3、问后(R)+1(SP)+(SP)为栈顶地址，出栈后(SP)+1(PC)为立即数地址，取数后(PC)+1变址/相对寻址X(R)X(PC)(PC)+d为有效地址跳步110SKP跳过下条指令执行6/39操作码助记符含义3.目标指令集用于数传、堆栈、I/O操作0000MOV传送0010ADD加0110EOR异或双操作数指令1100COM求反1011SR右移单操作数指令1110JMP/RST转移/返回1111JSR转子（调用子程序）(表3-5)7/3900000543210转移地址无条件转JMP寄寻方式N′Z′V′C′00001无进位转(C=0)00010无溢出转(V=0)00100数

4、非零转(Z=0)01000数为正转(N=0)10001有进位转(C=1)10010有溢出转(V=1)10100数为零转(Z=1)11000数为负转(N=1)条件满足，转向转移地址；否则顺序执行。8/39隐含约定：转子时返回地址压栈保存。15121198650子程序入口地址RSTSP（SP）+JSR寄寻方式N′Z′V′C′5432109/393.4.2部件与与数据通路1.部件设置可编程寄存器（16位）通用寄存器：R0(000)、R1(001)R2(010)、R3(011)PC(111)43210允许中断的标志位（可扩展）INZVC堆栈指针：SP(100)指令计数器：程序状态字：

5、PSW(101)（1）寄存器10/39暂存器C非编程寄存器（16位）:暂存来自主存的源地址或源数据。暂存器D:暂存来自主存的目的地址或目的数。指令寄存器IR地址寄存器MAR数据寄存器MDR:存放现行指令。实现CPU与主存的接口11/39SN741814片SN741821片(2)运算部件设置ALU选择数据来源选择器A选择器B移位器:实现直送、左移、右移、字节交换（16位）12/392.总线与数据通路结构为了使数据传送控制简单、集中，采用以ALU为中心的总线结构。（1）组成包括四个部分：ALU部件；寄存器组；存储器；控制系统；13/39R0~R3R0~R3CDCDSPPCMDR、

6、SP、PCA移位器BALUR2R0R1MI/OCB内总线CR3DMARMDRIRPCSPPSWABDB控制逻辑（2）特点ALU为内部数据传送通路的中心；分立寄存器内总线采用单向数据总线(20位)；I/O请求clock图3-43204C014/39与系统总线的连接通过MAR、MDR实现。MDR输入输出至DB输出至ALU的B门输出从内总线输入从DB输入(打入)(置入)R0~R3R0~R3CDCDSPPCMDR/SP/PCA移位器BALUR2R0R1MI/OCB内总线CR3DMARMDRIRPCSPPSWABDB控制逻辑I/O请求clock图3-43C015/393.各类信息传送途

7、径M（1）指令信息置入DBIRR0~R3R0~R3CDCDSPPCMDR/SP/PCA移位器BALUR2R0R1MI/OCB内总线CR3DMARMDRIRPCSPPSWABDB控制逻辑I/O请求clock图3-43C016/391）指令地址2）指令地址加1PC打入AALU移内MARPCAALU移内PCC0打入（2）地址信息R0~R3R0~R3CDCDSPPCMDRSPPCA移位器BALUR2R0R1MI/OCB内总线CR3DMARMDRIRPCSPPSWABDB控制逻辑I/O请求clock图3-43C0