篮球竞赛24秒计时器设计报告.doc

《篮球竞赛24秒计时器设计报告.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、第二章电路设计原理与单元模块2．1设计原理24秒计时器的总体参考方案框图如图2-1所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。秒脉冲发生器计数器译码显示控制电路报警电路外部操作开关图2-124秒计时器系统设计框图秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用55

2、5集成电路或由TTL与非门组成的多谐振荡器构成。译码显示电路由74LS48和共阴极七段LED显示器组成。报警电路在实验中可用发光二极管代替。2．2设计方案分析设计任务，计数器和控制电路是系统的主要部分。计数器完成24s计时功能，而控制电路具有直接控制计数器的启动计数、暂停／连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器灭灯。当启动开关闭合时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示“24”字

3、样；当启动开关断开时，计数器开始计数；当暂停／连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停／连续开关拨在连续时，计数器继续递减计数。系统设计框图如图2-1所示。篮球竞赛24秒计时器实验电路如图2-2所示。图2-2篮球竞赛24秒计时器2．3单元模块2.3.18421BCD码递减计数器模块计数器选用汇总规模集成电路74LS192进行设计较为简便，74LS192是十进制可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加锁计数功能。图2-3是74LS192外引脚及时序波形图。图中、分别是加计数、减

4、计数的时钟脉冲输入端（上升沿有效）。是异步并行置数控制端（低电平有效），、分别是进位、借位输出端（低电平有效），CR是异步清零端，D3-D0是并行数据输入殿，Q3-Q0是输出端。74192的功能表见下表2-1所示。其工作原理是：当=1，CR=0时，若时钟脉冲加到端，且=1图2-374LS192外引脚及时序波形图表2-174LS192功能表CPULDRD功能1xxxxx00010111清零零零置数数加法计数减法计数CPD则计数器在预置数的基础上完成加计数功能，当加计数到9时，端发出进位下跳变脉冲；若时钟脉冲加到端，且=1，则计数器在预置

5、数的基础上完成减计数功能，当减计数到0时，端发出借位下跳变脉冲。由74LS192构成的二十四进制递减计数器如下图2-4所示图2-48421BCD二十四递减计数器其预置数为N=（00100100）=(24)10。它的计数原理是:只有当低位端发出借位脉冲时,高位计数器