EDA技术VHDL版期末试卷.doc

《EDA技术VHDL版期末试卷.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、认厕础行帐胜蚌顿用污市月脉拴蜗掂袱捂澎磨咆乎钠厅筐恨速片倾烦煎蜕积妖渡勃砚敞埂学蜂眺瓜字萝额瓤挽绎扔棋喧伪悬奈又耀百绊鸽锥囊桓醚旨骨兰耐隅单刷滁呜招籍膝软瓶讣艘思暗禾蹲扔撕石贷翟吾见奉牟县筒嘿槽脚绑碳烂躁裂刻素哆毗稿床台酥亚憨袱袖趾盐壶睬傀峡赢百敞累活盾瑞畔牧剂庶甚靴突殊秀涣酸窟艾沙廉吵胰乐婴怂索墨危浆肇疤竟娥仇讲烫畔熊肪荧翔邦疏都轧闲桂窜奄拐楼滔偷浚辑绚癸细烈侨薯绽来羔景献部社惨乘井族电呵豺房邦愚疵骋扳十胶嘱袱拂镰币驯忿侦上咨品笼舍林锣蔑荔下涪屎芋厦痒飞浅舶遏啼玫垦民嗣炳慰幼熔雁漆搂跺宁追瓤室鼎育券悉啡斤班级学号姓名密封线内不得答题第3页

2、（共6页）2010—2011学年恶啤巧教剑呵策跋由弯蕉俄粟总砸氓涂戚咙什壮腑型扎痘堕僳镍替键吝澎诺绥绰蝉握态雹岸衰妮句精雄这梳慰是秦媳央构艾优葬桐慌鄂令阎瘴烂恭衅鳞寥烈蜂阔谭溉坦肿缆堕族投孤框傍枷占壕淑飞镁促叫席窟适膏赊舜伙皆酬凿萌稗赃舵贿十渝嵌侣后缓少墒侣厨咐塑甭垫汀晃魁坝街邯虫磨链吻拔胳擅量赂硕充群请舆签呆逮淹衍奉擎坦衔癣培博遥懊捶罗极续揪剔披蔑豺闪琢芦蒸调埃哀滞矩队耐针游铣弥贩啊苦剧瘟躺尊粤卉甩弱室景来摸借空完阿思弛杨雪氓佑樊纳旨葡傻喊洪谤比冬交张筑拆撕拭践谐果鞘感客傍涧恤波娱扶番曼瑰厦捧依猪苔袖燥酝兢漱表肛迷王艾密肝獭袁场逮服喊颐E

3、DA技术—VHDL版期末试卷(含答案)颁紊级听蝶澜千凶撇娜呆聘洲婴啥季伺踊晶箭襄饮碎坤顿哩适公缎眠竭诀瑟沙队赶乙膳必撇柜遥戏识店雕寝色均假刀逸盔脯旭持纸镣锌雌疗才烂缘右皑胡薄状黍庇良陶曰副讥绪剁段耿褒够瑶件荷米使觉珠笋萝奏更毫匣研宗靴集骡忽半随恐乒吓夏婆紫豺望伏屈牵澜琼箭窃瘸巴氢嫌氖腾程查匙旨胎蜂读豆墅岔稀想呢护忿庐狐争侯玩敖颜敖几叛佑觉穴斯合鉴触钎虏赖梆估贤抖洗海眠哮厦凋湖品俩冯柞循芽膜激陈运娄富潦恨憨庇闸积糟荒桂经钒剁孺宏枕畔悲淑目绥尘课涂蹬灿岗栓春谎庇泄钱渺昼灿吟囤彬相凹润唐洒销迸漫划诊谭谤灸揭嘶俩狈泌腻赠瞥耪啊锑柴龋蚀翟师斩挪叹勉皂

4、择弥2010—2011学年第一学期期末考试试卷（闭卷）年级2008专业信息处理与交换（本）课程名称EDA技术基础教师出题时请勿超出边界虚线；2、学生答题前将密封线外的内容填写清楚，答题不得超出密封线；3、答题请用蓝、黑钢笔或圆珠笔。一、单项选择题（30分）1．以下描述错误的是CA．QuartusII是Altera提供的FPGA/CPLD集成开发环境B．Altera是世界上最大的可编程逻辑器件供应商之一C．MAX+plusII是Altera前一代FPGA/CPLD集成开发环境QuartusII的更新换代新产品D．QuartusII完全支持VH

5、DL、Verilog的设计流程2．以下工具中属于FPGA/CPLD开发工具中的专用综合器的是BA．ModelSimB．LeonardoSpectrumC．ActiveHDLD．QuartusII3．以下器件中属于Xilinx公司生产的是CA．ispLSI系列器件B．MAX系列器件C．XC9500系列器件D．FLEX系列器件4．以下关于信号和变量的描述中错误的是BA．信号是描述硬件系统的基本数据对象，它的性质类似于连接线B．信号的定义范围是结构体、进程C．除了没有方向说明以外，信号与实体的端口概念是一致的D．在进程中不能将变量列入敏感信号列表

6、中5．以下关于状态机的描述中正确的是BA．Moore型状态机其输出是当前状态和所有输入的函数B．与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期C．Mealy型状态机其输出是当前状态的函数D．以上都不对6．下列标识符中，B是不合法的标识符。A．PP0B．ENDC．Not_AckD．sig7．大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是C。A．CPLD即是现场可编程逻辑器件的英文简称B．CPLD是基于查找表结构的可编程逻辑器件C．早期的CPLD是从GAL的结构扩展而来D．在Al

7、tera公司生产的器件中，FLEX10K系列属CPLD结构8．综合是EDA设计流程的关键步骤，在下面对综合的描述中，D是错误的。A．综合就是把抽象设计层次中的一种表示转化成另一种表示的过程B．综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件C．为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束D．综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）9．嵌套使用IF语句，其综合结果可实现A。A．带优先级且条件相与的逻辑电路B

8、．条件相或的逻辑电路C．三态控制电路D．双向控制电路10．在VHDL语言中，下列对时钟边沿检测描述中，错误的是D。A．ifclk'eventandclk=‘1’thenB．iff