电子时钟课程设计

电子时钟课程设计

ID:9196765

大小:398.00 KB

页数:28页

时间:2018-04-21

电子时钟课程设计_第1页
电子时钟课程设计_第2页
电子时钟课程设计_第3页
电子时钟课程设计_第4页
电子时钟课程设计_第5页
资源描述:

《电子时钟课程设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、湖南工程学院课程设计课程名称单片机原理与应用课题名称电子时钟设计专业电气工程及其自动化班级电气工程1005学号7姓名何俊伟指导教师_李世军272013年6月7日27湖南工程学院课程设计任务书课程名称单片机原理与应用课题电子时钟设计专业班级学生姓名学号指导老师李世军审批任务书下达日期2013年6月7日任务完成日期2013年6月25日27目录1.课题的设计要求、目的、意义2.系统总体方案选择与说明3.系统结构框图与工作原理4.各单元硬件设计说明及计算方法5.软件设计与说明(包括流程图)6.调试结果与必要的调试说明7.使用说明

2、8.程序清单9.总结10.参考文献27一、课题设计要求、目的、意义要求实现功能:1)开机时,显示00:00:00的时间开始计时;2)要求有秒,分,时的调节。3)具有复位功能。目的:熟悉单片机编程的基本操作流程,熟悉单片机芯片,强化单片机语言编写,能够使用单片机与硬件相结合并进行仿真和实操模拟。意义:通过编写一个简单的电子闹钟,使同学对单片机有更深入的了解。熟悉单片机的操作流程,清楚单片机的作用。二、系统总体方案选择与说明用定时/计数器T0,工作于定时,采用方式1,对12MHZ的系统时钟进行定时计数,初值设为XXYY(自己

3、计算)。形成定时时间为50ms。用片内RAM的7BH单元对50ms计数,计20次产生秒计数器7BH单元加1,秒计数器加到60则分计数器79H单元加1,分计数器加到60则时计数器7AH单元加1,时计数器加到24则时计数器清0。然后把秒、分、时计数器分成十位和个位放到8个数码管的显示缓冲区,通过数码管显示出来。显示格式为小时十位、小时个位---分十位、分个位---秒十位、秒个位。在处理过程中加上了按键判断程序,能对按键处理。27一、系统结构框图和工作原理系统结构框图:微型控制器时钟电路声光报时校时输入数据显示本次设计时钟电路

4、,使用了AT89C51单片机芯片控制电路,单片机控制电路简单且省去了很多复杂的线路,使得电路简明易懂,使用开关键来调整时钟的时、分、秒,同时使用汇编语言程序来控制整个时钟显示,使得编程变得更容易,这样通过四个模块:键盘、芯片、LED显示即可满足设计要求。二、各单元硬件设计说明及计算方法27AT89C51单片机内部主要包括累加器ACC(有时也简称为A)、程序状态字PSW、地址指示器DPTR、只读存储器ROM、随机存取存储器RAM、寄存器、并行I/O接口P0~P3、定时器/计数器、串行I/O接口以及定时控制逻辑电路等。这些部

5、件通过内部总线联接起来,构成一个完整的微型计算机。其管脚图如图所示。P0口:P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。当P1口的管脚第一次写1时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。在FIASH编程时,P0口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。27P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平

6、时,将输出电流,这是由于内部上拉的缘故。在FLASH编程和校验时,P1口作为第八位地址接收。P2口:P2口为一个内部上拉电阻的8位双向I/O口,P2口缓冲器可接收,输出4个TTL门电流,当P2口被写“1”时,其管脚被内部上拉电阻拉高,且作为输入。并因此作为输入时,P2口的管脚被外部拉低,将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时,P2口输出地址的高八位。在给出地址“1”时,它利用内部上拉优势,当对外部八位地址数据存储器进行读写时,P2口输出其特殊功能寄存器的内容。P

7、2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口作为AT89C51的一些特殊功能口,如下表所示:口管脚备选功能P3.0RXD(串行输入口)P3.1TXD(串行输出口)P3.2/INT0(外部中断0)P3.3/INT1(外部中断1)P3.4T0(记时器0外部输入)P3.5T1(记时器1外部输入)P3.6/WR(外部数据存储器写选通)P3.7/RD(外部数据存储器读选通)P3口同时为闪烁编程和编程校验接收一些控制信号。27RST:复位输入。当振荡器复位器件时,要保持RST脚两个机器周期的高电平时间。ALE/P

8、ROG:当访问外部存储器时,地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间,此引脚用于输入编程脉冲。在平时,ALE端以不变的频率周期输出正脉冲信号,此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是:每当用作外部数据存储器时,将跳过一个ALE脉冲。如想禁止ALE

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。