简易彩灯控制器电路

简易彩灯控制器电路

ID:9330171

大小:490.00 KB

页数:19页

时间:2018-04-28

简易彩灯控制器电路_第1页
简易彩灯控制器电路_第2页
简易彩灯控制器电路_第3页
简易彩灯控制器电路_第4页
简易彩灯控制器电路_第5页
资源描述:

《简易彩灯控制器电路》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、简易彩灯控制器电路目录第一章作品设计要求31.1设计要求3第二章系统组成及工作原理42.1系统组成框图42.2工作原理分析4第三章元器件的选择63.1移位寄存器74LS19463.274LS16183.3D触发器93.4555定时器103.5发光二极管12第四章单元电路设计134.1分频电路134.2时钟脉冲产生电路144.3状态机电路154.4移位输出电路15第五章心得体会17附录1:元器件清单18附录2:系统电路总图19参考文献2019简易彩灯控制器电路第一章作品设计要求1.1设计要求题目:简易彩灯控制器电路基本要求:(1)要求电路能够控制8个以上的彩灯。(2)要求彩灯组成四种以上的花形,

2、每种花形连续循环两次,各种花形轮流显示。19简易彩灯控制器电路第二章系统组成及工作原理2.1系统组成框图把四花型彩光灯设计分为几个独立的功能模块进行设计,每个模块完成特定的功能,再它们组织起来构成一个系统完成彩灯控制器的设计。系统可由四个模块组成,它们分别为:时钟振荡电路,555定时器构成多谐振荡器;分频电路,由四位二进制计数器74LS161组成,为D触发器提供时钟;状态机电路,由双D触发器组成;移位显示电路,由双向移位寄存器74194和发光二极管组成.实现花型显示如图2-1:图2-1系统组成框图2.2工作原理分析由555定时器构成的时钟振荡电路产生固定频率的脉冲,一方面作用于由74161组成

3、的分频电路,一方面作用于由74F194构成的移位输出电路,为他们提供时钟信号。由于74161是16分频计数器,故每十六个脉冲74LS161进位一次,致使触发器U4A翻转一次,而触发器U4B的11脚连接的是触发器U4A的5脚,实现了U4A的16分频和U4B的32分频。所以平均U4A翻转两次而U4B翻转一次。有两个集成移位寄存器,各控制4个彩灯,集成移位寄存器74194由4个RS触发器及他们的输入控制电路组成,其中S1和S0是两个控制输入端。双D触发器的输出端改变S0,S1的值,实现左右移动控制,可组成U4A左移,U4B右移;U4A右移,U4B右移;U4A左移,U4B左移;U4A右移,U4B左移四

4、种花型。每十六个脉冲每19简易彩灯控制器电路种花型恰好循环两次,而此时D触发器翻转,转换为下一种花型。四种花型如下:花型一:四个灯为一组,两组均从右向左亮起,再从右向左灭掉。花型二:四个灯为一组,两组均向中间亮起,再从两边向中间灭掉。花型三:四个灯为一组,两组均从左向右亮起,再从左向右灭掉。花型四:四个灯为一组,两组均从中间向两边亮起,再从中间向两边灭掉。表2-1节拍脉冲编码D1D2D3D4D5D6D7D8花型一花型二花型三花型四12345678919简易彩灯控制器电路第三章元器件的选择3.1移位寄存器74LS194移位寄存器74LS194逻辑电路图和逻辑图如下:图3-174LS194集成移位

5、寄存器74194由4个RS触发器及它们的输入控制电路组成。其中两个控制输入端M1、M0的状态组合可以完成4种控制功能,其中左移和右移两项是指串行输入,数据是分别从左移输入端DSL和右移输入端DSR送入寄存器的。RD为异步清零输入端。19简易彩灯控制器电路表3-174LS194真值表CRM1M0DSLDSRCPD3D2D1D0Q3Q2Q1Q00×××××××××00001××××1(0)××××Q3Q2Q1Q0111××DCBADCBA1101×××××1Q3Q2Q11100×××××0Q3Q2Q1101×1××××Q2Q1Q01101×0××××Q2Q1Q00100×××××××Q3Q2Q1Q

6、0上表中第1行表示寄存器异步清零;第2行表示当RD=1,CP=1(或0)时,寄存器处于原来状态;第3行表示为并行输入同步预置数;第4、5行为串行输入左移;第6、7行为串行输入右移;第8行为保持状态。表3-2控制信号功能S1S000保持01右移10左移11并行输入S1和S0是两个控制输入端。双D触发器的输出端改变S0,S1的值,实现左右移动控制。19简易彩灯控制器电路3.274LS16174LS161的引脚图如下:图3-274LS161引脚图74LS161是4位二进制同步加计时器。其中1脚是异步清零端,9脚是预置控制端,P0,P1,P2,P3是预置数据输入端,RCO是预置数据输入端,7和10脚是

7、计数控制端。(1)异步清零:当1脚接低电平时,不管其他输入的状态如何,计数器直接清零。(2)同步并行预置数;在1脚接高电平的条件下,当9脚接低电平且有时钟脉冲时P0,P1,P2,P3输入端的数据分别被Q0,Q1,Q2,Q3所接收。(3)保持:1和9脚同时接高电平,两个记数使能端有一个接低电平时,不管有无脉冲,记数器都保持原状态不变。(4)记数:当1,7,9,10管脚都接高电平时,计数器处于记数状态

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。