eda实验四报告

《eda实验四报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、可编程EDA实验报告题目：数码管显示扫描电路学院：计算机学院班级：软件103班姓名：李涛指导老师：刘光日期：2012/12/19数码管显示扫描电路一、实验目的1.进一步了解时序电路设计方法2.掌握多个数码管动态扫描显示的原理及设计方法二、实验原理多个数码管动态扫描显示，是将所有数码管的相同段并联在一起，通过选通信号分时控制各个数码管的公共端，循环一次点亮多个数码管，利用人眼睛的视觉暂留现象，只要扫描频率大于50Hz,将看不到闪烁。当闪烁显示的发光二极管闪烁频率较高时，我们将观察到持续点亮的现象。同理，当多个现实数码管一次显示，但切换速度足够快时，我们将观察到所有数码管都是同时显示。一

2、个数码管要稳定显示要求显示频率＞50Hz,那么6个数码管则需要50X6=300Hz以上才能看到持续稳定点亮的现象。对于第一个实验，可以用一个时钟信号同时控制着两个输出，一个是选择的数码管（管脚0-5）,—个是选择的显示数字（管脚0-6），在时钟的作用下这两个变量在移动，只要令时钟变化的足够快就可以实现六个数码管同时显示的状态。对于第二个和第三个实验，利用同样的思路,只不过这个时候需要利用分频器再造出一时钟信号来控制整个系统。、结果过程a.原理ResetClklUgOT74160-cLDN5—ABQACQBDFhITQCQDClN1ENPRCO—-cCLRN-CLK20COUNTERm

3、CCATOLfTPirfoifTpirrOUTPUT"PLD器件ftOA已OBCOCDOD

4、类推,6个数码管依次点亮，由于扫描频率很高，我们会看到连续亮的数码管，1-6号管分别显示012345.libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entitystaticisport(clear,clk_in:instd_logic;num:outstd_logic_vector(6downto0);cat:outstd_logic_vector(5downto0));endentity;architectureoneofstatic

5、issignalstatus:integerrange0to6;beginprocess(clk_in)beginifclear=,01thenstatus<=0;elsif(clk—in1eventandclk_in=,11)thenifstatus=6thenstatus<=l;elsestatus<=status+l;endif;endif;endprocess;process(status)begincasestatusiswhenwhenwhenwhenwhenwhenwhenendcase;1=>nuiR<=rf1111110r,;cat<=r,011111r,;2=>n

6、um<=r,0110000r,;cat<=r,101111r,;3=>ni2in<=,,1101101n;cat<=,,110111n;4=>ni2in<=,,1111001n;cat<=,,111011n;5=>num<=r,0110011r,;cat<=r,111101r,;6=>nuin<=r,1011011r,;cat<=r,111110r,;others=>nLUR<=r,0000000r,;cat<=ri000000r,;endprocess;endone;仿真波形波形分析：clear为高电平时，六个数码管串行扫描。num[n]分别对应着数码管的7段，数码管高电平为亮，低

7、电平暗。Catn为低电平时，数字n即通过num[n]显示。比如，数字5，cat“111110”num=“1011011”.只要数码管闪烁频率足够高，就可以看到六个数码管分别显示0-5六个不同的数字.clear为低电平时，有效，波形清零。2、用VHDL语言设计并实现六个数码器滚动显示电路。(1)循环左滚动，始终点亮6个数码管，左出右进。状态为：012345——123450——234501——345012——450123——501234——012345VHDL