基于EMIF接口的DSP控制系统设计.doc

基于EMIF接口的DSP控制系统设计.doc

ID:27904748

大小:162.00 KB

页数:7页

时间:2018-12-06

基于EMIF接口的DSP控制系统设计.doc_第1页
基于EMIF接口的DSP控制系统设计.doc_第2页
基于EMIF接口的DSP控制系统设计.doc_第3页
基于EMIF接口的DSP控制系统设计.doc_第4页
基于EMIF接口的DSP控制系统设计.doc_第5页
资源描述:

《基于EMIF接口的DSP控制系统设计.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于EMIF接口的DSP控制系统设计  摘要:提出一种DSP通过EMIF接口控制复杂系统的方案。通过将DSP芯片连接多片FPGA,并利用FPGA与各种外部芯片连接,使得DSP通过EMIF接口就能控制各种芯片,实现复杂系统的控制。这样节省DSP的引脚资源,使DSP的运算功能得以更充分的发挥。    1引言  随着信息技术的发展,数字信号处理技术成为数字化社会最重要的技术之一。由于数字信号处理器(DSP)速度快,稳定性高,功耗小,近些年来在通信、图像处理、自动控制等领域中得到了广泛的应用。其中,美国德州仪器公司(TI)的TMS320系列DSP占据了世界DSP市场的主要份额,

2、TI也因此成为了世界上最大的DSP制造商。本系统采用了TMS320C6722浮点型DSP芯片。  EMIF接口(ExternalMemoryInterface)是TMS320系列DSP上具有的一种高速接口,其设计初衷是实现DSP与不同类型的外部扩展存储器(如SDRAM,FLASH等)之间的高速连接。在当前的一些应用中,为了更充分的应用DSP的运算能力,扩展其引脚资源,工程师们常用EMIF接口连接FPGA,再通过FPGA与多种外部设备相连。这样,FPGA成为了一个中转站,各种数字芯片的数据都可以通过FPGA传输至DSP.对于更加复杂的系统,当一块FPGA芯片的引脚资源都被

3、用尽时,可以在DSP的EMIF接口上连接多块FPGA芯片,再将功能各异的芯片连接至FPGA.这样,DSP芯片仅通过EMIF接口就能实现对复杂系统的控制。    2基于EMIF接口的DSP+FPGA系统实现    2.1系统架构    图1是本人所使用的系统,DSP芯片通过EMIF接口连接了2片FPGA,其中EP2C8F256I8主要负责DSP核心处理所需数据的交换,连接了FLASH芯片,SDRAM芯片,A/D芯片。另一块FPGA芯片EP2C8F144I8负责与外部通信,连接了USB接口芯片,I2C通信芯片和CAN总线通信芯片。  TMS320C6722型DSP的EMIF

4、接口设计初衷是与外部扩展存储器连接,EMIF接口有两种工作方式:SDRAM工作模式与异步工作模式。SDRAM工作模式是专为SDRAM设计的同步工作模式,EMIF接口能自动给SDRAM进行刷新;异步工作模式是与SRAM、FLASH等异步器件工作时采用的模式。在本系    图2所示是DSP与一片FPGA的接口连接图,DSP与多片FPGA连接时,接口可以按图的方式复用,TMS320C6722型DSP的EMIF接口有14根地址线,与不同FPGA进行通信时,要使用不同的地址。    2.2DSP与FPGA通信时序    2.2.1异步读操作  DSP发出对FPGA的读申请时,就会

5、进行异步读操作。当读操作不能在外部器件的一个访问周期内完成时,EMIF就会进行多个周期的操作,直到完成整个申请。    一个EMIF读操作分为建立时间、触发时间和保持时间三部分。在建立时间开始时,EM_CS[2]片选信号拉低,同时地址线EM_A与EM_BA给出所读取数据的地址。触发时间开始时,EM_OE信号拉低,同时FPGA在EM_D信号线上传输数据,DSP将在触发时间的最后一个时钟处对数据采样。保持时间中EM_OE信号将拉高,并在保持时间结束后,EM_CS[2]信号拉高。在整个周期中EM_WE_DQM、EM_WE、EM_RW信号始终为高电平。    2.2.2异步写操

6、作  DSP发出对FPGA的写申请时,就会进行异步写操作。当写操作不能在外部器件的一个访问周期内完成时,EMIF就会进行多个周期的操作,直到完成整个申请。    类似于读操作,EMIF写操作分为建立时间、触发时间和保持时间三部分。在建立时间开始时,EM_CS[2]片选信号拉低,EM_RW信号拉低,同时地址线EM_A与EM_BA给出所读取数据的地址,数据线EM_D给出需要写入FPGA的数据。触发时间开始时,EM_WE信号拉低,EM_WE_DMQ信号给出字节使能信号。保持时间开始时EM_WE_DMQ信号与EM_WE信号拉高,并在保持时间结束后,EM_CS[2]信号与EM_R

7、W信号拉高。在整个写操作周期中EM_OE信号始终为高电平。  DSP通过配置EMIF接口的寄存器来实现上述时序,FPGA可采用IP核来实现EMIF协议,不同的FPGA芯片要采用不同的地址。  3系统BOOT方法  TMS320C6722型DSP的内部没有可写的ROM,DSP的程序必须存放在外部器件中,DSP芯片上电后必须首先从外部芯片下载程序。本款DSP可以通过SPI总线启动、通过I2C总线启动和通过EMIF接口启动。这几种Boot方式和对应的引脚配置如表1所示,在本系统中,EMIF接口除了实现通常的数据交换,还兼任带动DSP启动的功能。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。