基于fpga 模糊控制芯片的设计

基于fpga 模糊控制芯片的设计

ID:33939140

大小:232.54 KB

页数:4页

时间:2019-02-28

基于fpga 模糊控制芯片的设计_第1页
基于fpga 模糊控制芯片的设计_第2页
基于fpga 模糊控制芯片的设计_第3页
基于fpga 模糊控制芯片的设计_第4页
资源描述:

《基于fpga 模糊控制芯片的设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于FPGA模糊控制芯片的设计TheDesignofFuzzyLogicControlChipBaseonFPGA王雅生杨毓强符均Wang,YashengYang,YuqiangFu,Jun摘要:本文提出了一种以EP1C3为核心器件,通过VHDL语言2模糊控制推理算法模型实现二输入一输出模糊控制的控制芯片,允许有16条控制规则(可扩展到256条),其模糊推理过程既有并行又有串行,当前的模糊控制算法很多,比较常用的是Mamdani算法,每秒钟可以完成5万次完整的模糊推理运算。该控制芯片可本文将以这种算法模型为依据进行设计。以运用到各种实时性要求高的模糊控制系统中。本文详细介为了便于理解,

2、举一个例子来说明模糊控制推理的算法绍了知识库存储、模糊化、模糊推理以及去模糊在FPGA中的过程。假设输入变量E(误差)、DE(误差变化率)以及输出实现细节。变量Z的基本论域分别为[-60,60]、[-120,120]和[-6,6],关键字:模糊控制芯片;FPGA;VHDL语言;论域元素范围都为[-6,6]。所以E和DE的量化因子分别为+中图分类号:TP273.4文献标识码:A0.1和0.05,Z的比例因子为1。Abstract:AfuzzylogiccontrolchipimplementedbyVHDL输入变量E和DE的隶属度函数如图1所示:languageandEP1C3devic

3、eispresented.ThechipallowsNBNMNS隶属度uZOPSPMPBtwopremisesoneconclusion,and16control1rules(extendedto256controlrulesispossible).The0.5fuzzyinferenceisprocessedinparallelandsequence.50,000completeinferenceprocessesareimplementedin-6-5-4-3-2-10123456整数论域persecondwith20MHzfrequency.Thischipismainlyuse

4、dforthereal-timeprocesscontrolandothersuitableapplications.Theimplementingdetailsand图1输入变量E和DE隶属度函数图considerationswithFPGAshouldbepaidarepresented输出变量Z的隶属度函数如图2所示:withfuzzyknowledgebase、fuzzification、fuzzyCNBCNMCNS隶属度uCZOCPSCPMCPBinferenceengine、defuzzification.10.51概述-6-5-4-3-2-10123456整数论域当前用模

5、糊算法实现控制的方式主要有两种:一是传统的数字计算机或单片机加上模糊控制算法软件;二是利用专图2输出变量Z隶属度函数表如下:门设计的模糊控制芯片。前者由于使用软件编程,所以有很模糊控制规则如表1所示大的灵活性,但是只能应用于低速的控制,其性能也逊于后表1控制规则表者的硬件方式。使用硬件来实现模糊控制,具有推理速度快、控制规误差变化率DE则编码实时性好、便于修改模糊规则和率属度函数等优点。NBNMNSZOPSPMPB根据以上的思路,本文利用CYLONE系列中的EP1C3NBCPBCPBCPBCPBCPMCPSCZO误器件实现了二输入一输出的模糊控制芯片。CYLONE是一款NMCPBCPB

6、CPMCPMCPSCZOCZO差低价格,中等密度的FPGA,采用0.13um,全铜SRAM工艺,ENSCPBCPMCPMCPSCZOCZOCNS容量从2,910个逻辑单元到20,010个逻辑单元,1.5V内ZOCPMCPSCPSCZOCNSCNSCNM核。EP1C3器件有2,910个逻辑单元,1个锁相环,13个PSCPSCZOCZOCNSCNMCNMCNBM4KRAM块。软件是QuartusII2.2版本。PMCZOCZOCNSCNMCNMCNBCNBPBCZOCNSCNMCNBCNBCNBCNB包括地址和内容的位数设定。然后再利用宏函数如在某时刻输入量为e=50,de/dt=-20,

7、量化得E=(Megafunction)向导工具自动生成可以对以上内存空间进50×0.1=5,DE=-20×0.05=-1。根据图1可以得出对应各个语行读写的VHDL或者VerilogHDL源文件。在生成源文件的向言变量的隶属度值:导中一定要选择相应的内存文件名,考虑到程序中可能有对E(5)={0/NB+0/NM+0/NS+0/ZO+0/PS+0.5/PM+0.5/PB};时序要求比较严格的时候,推荐设置时钟使能信号,以实现DE(-1)={0/N

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。