QuartusII四位全加器

《QuartusII四位全加器》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实用标准1.系统电路架构2.练习使用试验箱3.VHDL语言入门EDA软件开发平台161——QuartusII1.设计一个四位的全加器falladder考虑到低位过来的进位（半加器halfadder不需要考虑低位的进位）半加器：S=A⊕BC=AB（半加器的真值表）输入输出被加数A加数B和数S进位数C0000011010101101（半加器的电路）见下图全加器：S=A⊕B⊕CIC=AB+BC+AC（全加器的真值表）输入输出AiBiCi-1SiCi0000000110010100110110010文案大全实用标准101011100111111（全加器的电路）见下图注意工程文件名不能以数字开头且不能

2、以下划线结尾文案大全实用标准将底层文件生成为顶层文件将半加器创造为符号图元由此可以添加所设置的符合元作为库文件文案大全实用标准添置原件(半加器作为独立元件在DeviceDesignFiles里添加)此时半加器可以作为独立的原件作为下一层的电路设计的独立元。文案大全实用标准将一位全加器设置为单元，为下面的四位全加器做准备调用四个一位全加器，作为四位全加器的原件来设计四位全加器文案大全实用标准完成四位全加器的制作也可将输入输出端口改为总线形式：输入端口a[3..0]、b[3..0]相对应的节点分别为a0a1a2a3;输出端口sum[3..0]sum0sum1sum2sum3;文案大全实用标准连接

3、好电路图，现在开始进行仿真首先将四位全加器置顶文案大全实用标准文案大全实用标准文案大全实用标准文案大全实用标准文案大全实用标准进行仿真文案大全实用标准总结：Project：add4bit.qpf半加器halfadder.bdfà全加器fallfadder.bdfà四位全加器add4bit.bdfà完成设计在编译的过程中要将其设置为顶层文件文案大全