电子科技大学功率器件和功率集成电路(功率集成技术).ppt

电子科技大学功率器件和功率集成电路(功率集成技术).ppt

ID:55621830

大小:1.80 MB

页数:54页

时间:2020-05-21

电子科技大学功率器件和功率集成电路(功率集成技术).ppt_第1页
电子科技大学功率器件和功率集成电路(功率集成技术).ppt_第2页
电子科技大学功率器件和功率集成电路(功率集成技术).ppt_第3页
电子科技大学功率器件和功率集成电路(功率集成技术).ppt_第4页
电子科技大学功率器件和功率集成电路(功率集成技术).ppt_第5页
资源描述:

《电子科技大学功率器件和功率集成电路(功率集成技术).ppt》由会员上传分享,免费在线阅读,更多相关内容在PPT专区-天天文库

1、功率器件和功率集成电路功率集成技术1.概述功率集成电路高压集成电路线性稳压器汽车开关稳压器日光灯镇流器AC马达驱动数字电路双极电路HVICHVIC实例高压功率器件接口电路保护电路大电流输出电路控制电路高压全桥驱动电路的版图PIC实例功率集成电路的主要技术高压功率器件技术隔离技术材料技术工艺兼容技术功率集成电路的主要技术高压功率器件技术隔离技术材料技术工艺兼容技术功率集成电路的主要技术高压功率器件技术隔离技术材料技术工艺兼容技术隔离技术为什么要隔离?低压器件和电路高压器件功率/高压集成电路高压器件低压器件和电路说明HVNPN管与

2、LVPMOS必须隔离的示意隔离技术SI(自隔离)JI(PN结隔离)DI(介质隔离)SI(自隔离)自隔离的HV-LDMOS与CMOS逻辑元件的集成优点:工艺较为简单集成度高高压M05击穿电压高在工艺上高压管与低压管可以兼容。限制:1)高压管必须设计成环形结构,漏区在当中,漏区完全被栅区和源区所包围,这种坏形结构可以避免寄生的场反型问题,2)自隔离可用于集成多个输出MOS,但必须采用共源联接:3)VDMOS不是自隔离的,故不能采用自隔离用于自隔离的RESURFLDMOS示意图JI(PN结隔离)对通结隔离示意对通隔离结构对通结隔离中

3、的纵向LV—PNP晶体管加有场板的隔离半阱隔离结构半阱隔离结构采用薄外延层,这样隔离的厚外延区很容易得到,而不需要深隔离扩散。半阱隔离(SWI)的主要工艺氧化用硅腐蚀技术形成制作高压器件的阱N+埋层扩散常规外延生长,外延层的掺杂浓度由高压器件对击穿电压的要求决定。平整表面并按需要调整外延层厚度‘制作低压器件的N阱的形成。如果需要还可以采用掺杂的方法使其掺杂浓度稍有提高,更有利于提高低压器件的性能。P+隔离和N+埋层联接扩散。DI(介质隔离)介质隔离结构介质隔离的主要工艺过程介质隔离的主要工艺过程衬底采用N型,(100)面,其电

4、阻率由高压器件所要求的击穿电压决定。在生长氧化层后,用光刻技术刻蚀出窗孔,其宽度由以下关系决定:窗孔宽度=0.7槽深。要注意,隔离槽图形边缘应平行于<110>晶向.采用各向异性腐蚀液腐蚀出隔离槽。采用外延技术或扩散技术使表面形成5~7um厚作为·埋层及埋层联接用的N+层。对表面进行隔离氧化,应特别注意氧化层的致密,以降低隔离岛之间的漏泄电流。采用外延技术生长作为支撑的多晶硅衬底,其厚度为400um,外延生长的工艺条件将影响到硅片的弯曲,故必须加以严格控制。最后将背面研磨抛光形成隔离岛。功率集成电路的主要技术高压功率器件技术隔离

5、技术材料技术工艺兼容技术材料技术高阻外延技术SOISiCGaN高阻外延技术PNSOISiSiO2SiSiSiO2SiSiSiSiSiSiSi隔离岛SiSiO2SiSiO2键合SiSiO2SiO2SiSiSiO2SiSiSiO2SiSiSIMOXSiSiO2SiSiC功率集成电路的主要技术高压功率器件技术隔离技术材料技术工艺兼容技术高压CMOS技术-双深阱高压CMOS技术双深阱高压CMOS的剖面图这一高压CMOS技术是与低压CMOS/双极技术相兼容的.高压PMOS的击穿电压将大于160V。;低压CMOS的工作电压为15V。高压C

6、MOS技术-浅阱高压CMOS技术浅阱高压CMOS剖面图(o)高压PMOS;(b)高压NMOS高压NMOS的击穿电压为400V高压PMOS的击穿电压为225V阱与衬底之间的击穿电400V。CD工艺(D/CMOS集成技术)自隔离D/CMOS集成技术结隔离D/CMOSIC集成技术结隔离互补D/CMOS集成技术自隔离D/CMOS集成技术采用该集成技术可以集成高压LDMOS,低压增强和耗尽型NMOS及PMOS,由于采用了自隔离,输出级必须是漏极开路结构,CMOS的工作电压为15V,输出LDMOS的击穿电压为400V,采用4um硅栅工艺,

7、逻辑的时钟频率为5MHz。结隔离D/CMOSIC集成技术在采用结隔离后,由于两个高压LDMOS的漏极可以处于不同的电位,因此可以联接成图腾柱输出,并且除高压LDMOS能与CMOS集成外,还可以与NPN和PNP晶体管集成这给电路设计带来方便,使设计的灵活性大为增加结隔离互补D/CMOS集成技术结隔离和高压LDMOS能承受120-150V电压,低压逻辑的工作电压为5—15VBCD(Bipolar-CMOS-DMOS)工艺对于结隔离的情况,B工MOS集成技术可分为两大类:制作在厚外延层上的称为厚外延B工MOS集成技术,高压输出管一般

8、为LDMOS或VDMOS,击穿电压不太高。制作在薄外延层上的称为薄外延BIMOS集成技术,高压输出管为RESURF器件,击穿电压很高。厚外延BiMOS集成技术薄外延BiMOS集成技术功率集成电路的主要技术高压功率器件技术隔离技术材料技术工艺技术功率集成中的其他重要问题高压互连

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。