东北大学秦皇岛分校组成原理课程设计-指令系统及累加器

《东北大学秦皇岛分校组成原理课程设计-指令系统及累加器》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、东北大学秦皇岛分校计算机与通信工程学院计算机组成原理课程设计专业名称计算机科学与技术班级学号2133625学生姓名储蓉蓉指导教师赵媛设计时间2015.12.28~2016.01.08loanapprovalandpostcreditapprovalofficer/atalllevelsinaccordancewithcreditapprovalrules,licensingandeventualexerciseofcreditdecisionpowerofpersonsorinstitutions.Reviewfindingsandreviewcomments,a

2、ccordingtotheBank'scredit课程设计任务书专业：计算机科学与技术学号：2133625学生姓名（签名）：设计题目：指令系统及累加器设计一、设计实验条件地点：808实验室；硬件：PC机；软件：XilinxISE，ModelSim；编程语言：VHDL。二、设计任务及要求1.18、24、34、49号指令；2.累加器A；3.8位数（含1位符号位）原码乘法器。三、设计报告的内容1.设计题目与设计任务（设计任务书）题目：指令系统及累加器设计任务：1.18、24、34、49号指令；2.累加器A；3.8位数（含1位符号位）原码乘法器。2.前言（绪论）本次课程让

3、每个人独立设计一台模型计算机中的部分指令及一些数字电路部件，旨在帮助同学们融会贯通计算机组成与结构课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识。loanapprovalandpostcreditapprovalofficer/atalllevelsinaccordancewithcreditapprovalrules,licensingandeventualexerciseofcreditdecisionpowerofpersonsorinstitutions.Reviewfindingsandreviewcomments,a

4、ccordingtotheBank'scredit还要学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA/CPLD技术相对于传统开发技术的优点；培养科学研究的独立工作能力，取得工程设计和组装调试的实践经验。3.设计主体【模型机设计】1.指令系统设计：18号指令：助记符：SUBCA,@R?指令类型：算术运算指令格式：操作码和地址码。操作码：SUBC地址码：A，@R?功能：从累加器A中减去寄存储器R?的值，带进位。寻址方式：寄存储器间接寻址方式。24号指令：助记符：ANDA,#II指令类型：逻辑运算指令格式：

5、操作码和地址码。操作码：AND地址码：A,#II功能：累加器A“与”立即数II。寻址方式：存储器直接寻址方式。34号指令：助记符：MOV@R?,A指令类型：数据传送指令格式：操作码和地址码。操作码：MOV地址码：@R?,A功能：将累加器A的值送入间址存储器中寻址方式：寄存器间接寻址方式。49号指令：助记符：IN指令类型：输入指令格式：操作码。操作码：IN功能：从输入端口读入数据到累加器A中loanapprovalandpostcreditapprovalofficer/atalllevelsinaccordancewithcreditapprovalrules,l

6、icensingandeventualexerciseofcreditdecisionpowerofpersonsorinstitutions.Reviewfindingsandreviewcomments,accordingtotheBank'scredit寻址方式：与I/O端口有关的寻址方式。1.模型机硬件设计：题目：累加器AC功能：累加器又称累加器AC，用于暂存操作数据和操作结果，当需要输出时再进行输出。例如一个加法操作，AC的内容作为一个操作数与另一操作数相加，结果送回AC。2.逻辑电路设计：题目：8位数（含1位符号位）原码乘法器功能：两个原码数相乘，其乘

7、积的符号为相乘两数符号的异或值，数值则为两数绝对值之积。例如：X=0.1101,Y=-0.1011求X*Y图1两数相乘步骤由于在计算机内多个数据不能同时相加，一次加法操作只能求出两数之和，因此每求得一个相加数，就与上次部分积相加，每次计算时，相加数逐次向左偏移一位，由于最后的乘积位数是乘数的两倍，因此加法器也需增加到两倍。部分积右移时，乘数寄存器同时右移一位，所以用乘数寄存器的最低位来控制相加数取被乘数或者零，同时乘数寄存器接受部分积右移出来的一位，完成运算后，部分积寄存器保存乘积的高位部分，乘数寄存器保存乘积的低位部分。【系统设计】1.模型机逻辑框图loanap

8、prova